JPS59737A - マイクロプログラム制御方法 - Google Patents
マイクロプログラム制御方法Info
- Publication number
- JPS59737A JPS59737A JP11001282A JP11001282A JPS59737A JP S59737 A JPS59737 A JP S59737A JP 11001282 A JP11001282 A JP 11001282A JP 11001282 A JP11001282 A JP 11001282A JP S59737 A JPS59737 A JP S59737A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- microinstruction
- undefined
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御方法に係り、特に、未
定義命令デコードのだめの領域を省略して小型化できる
マイクロプログラム制御方法に関する。
定義命令デコードのだめの領域を省略して小型化できる
マイクロプログラム制御方法に関する。
第１図にはマイクロプログラム制御装管の構成が示され
、主記憶から読み出された命令語をデコードする命令デ
コーダ１１、命令デコーダ１１の出力信号１ａによって
駆動され対応するマイクロプログラムアドレスを発生す
る初期アドレス発生装置１２、初期アドレス発生装置１
２の出力と直前で読み出されたマイクロ命令から供給さ
れるアドレスのいずれかを選択するアドレス選択回路１
３、ア゛ドレス情報を一時記憶するマイクロプログラム
アドレスレジスタ１４、マイクロプログラムを格納する
マイクロプログラム記憶装置１５、マイクロプログラム
記憶装置１５から読み出されたマイクロ命令を一時記憶
するマイクロ命令レジスタ１６から成る。
、主記憶から読み出された命令語をデコードする命令デ
コーダ１１、命令デコーダ１１の出力信号１ａによって
駆動され対応するマイクロプログラムアドレスを発生す
る初期アドレス発生装置１２、初期アドレス発生装置１
２の出力と直前で読み出されたマイクロ命令から供給さ
れるアドレスのいずれかを選択するアドレス選択回路１
３、ア゛ドレス情報を一時記憶するマイクロプログラム
アドレスレジスタ１４、マイクロプログラムを格納する
マイクロプログラム記憶装置１５、マイクロプログラム
記憶装置１５から読み出されたマイクロ命令を一時記憶
するマイクロ命令レジスタ１６から成る。
主記憶から読み出された命令語が例えば命令Ａの場合に
は、命令デコーダ１１で命令Ａであることが解読されア
ドレス選択線１ａのうちの命令Ａに対応する選択線に選
択を意味する信号 １“が出力され、他のアドレス選択
線にはすべて非選択を意味する信号″ｏ〃が出力される
。この命令デコーダ１１からの信号を受けて、初期アド
レス発生装置は命令ＡＫ対応するアドレスａを出力する
。
は、命令デコーダ１１で命令Ａであることが解読されア
ドレス選択線１ａのうちの命令Ａに対応する選択線に選
択を意味する信号 １“が出力され、他のアドレス選択
線にはすべて非選択を意味する信号″ｏ〃が出力される
。この命令デコーダ１１からの信号を受けて、初期アド
レス発生装置は命令ＡＫ対応するアドレスａを出力する
。
このアドレスａはアドレス選択回路１３及びマイクロプ
ログラムアドレスレジスタ１４を介してマイクロプログ
ラム記憶装置１５に送られ、対応するマイクロ命令群が
順次読み出されて命令Ａが処理される。主記憶から読み
出された命令語が未定義命令の場合にも、同様にして、
命令デコーダ１１の未定義命令デコード領域でデコード
され、初期アドレス発生装置１２から対応するアドレス
Ｘが出力されて未定義命令処理ルーチンに分岐する。
ログラムアドレスレジスタ１４を介してマイクロプログ
ラム記憶装置１５に送られ、対応するマイクロ命令群が
順次読み出されて命令Ａが処理される。主記憶から読み
出された命令語が未定義命令の場合にも、同様にして、
命令デコーダ１１の未定義命令デコード領域でデコード
され、初期アドレス発生装置１２から対応するアドレス
Ｘが出力されて未定義命令処理ルーチンに分岐する。
この従来方式では、未定義命令語をデコードし未定義命
令処理ルーチンの初期アドレスを格納する領域が必要で
あり、命令デコーダ１１と初期アドレス発生装置１２が
大きくなるという欠点力；あった。この欠点は、未定義
命令の多い命令体系では特に重大な問題となっていた。
令処理ルーチンの初期アドレスを格納する領域が必要で
あり、命令デコーダ１１と初期アドレス発生装置１２が
大きくなるという欠点力；あった。この欠点は、未定義
命令の多い命令体系では特に重大な問題となっていた。
またこの従来方式では、未定義命令コードに新たな命令
機能を追加定義する場合、命令デコーダ１１と初期アド
レス１２の定義済命令デコード領域に新たな命令のデコ
ード機能を追加した上さらに未定義命令デコード領域を
も変更する必要があった。
機能を追加定義する場合、命令デコーダ１１と初期アド
レス１２の定義済命令デコード領域に新たな命令のデコ
ード機能を追加した上さらに未定義命令デコード領域を
も変更する必要があった。
本発明は上記のような問題点を解決するものとしてなさ
れたものであり、その目的は未定義命令をデコードする
だめの領域を省略できる小型かつ命令機能追可の容易な
マイクロプログラム制御方法を提供することである。
れたものであり、その目的は未定義命令をデコードする
だめの領域を省略できる小型かつ命令機能追可の容易な
マイクロプログラム制御方法を提供することである。
上記目的を達成するために、命令デコーダでは定義され
た命令のみをデコードし、未定義命令の場合にはアドレ
ス選択線をすべて非選択とし、アドレス選択線がすべて
非選択時に出力される固有のアドレスを未定義命令処理
マイクロルーチンの初期アドレスとすることによって、
未定義命令処理を行うようにすることを特徴とする。
た命令のみをデコードし、未定義命令の場合にはアドレ
ス選択線をすべて非選択とし、アドレス選択線がすべて
非選択時に出力される固有のアドレスを未定義命令処理
マイクロルーチンの初期アドレスとすることによって、
未定義命令処理を行うようにすることを特徴とする。
以下図面に基いて本発明の好適な実施例を詳細に説明す
る。
る。
第２図にはマイクロプログラム制御装置の構成が示され
、命令デコーダ１１、初期アドレス発生装置ｆ、１２、
アドレス選択回路１３、マイクロプログラムアドレスレ
ジスタ１４、マイクロプログラム記憶装置１５、マイク
ロ命令レジスタ１６から成る。ここで、本発明に系る未
定義命令検出処理方法では、命令デコーダ１１及び初期
アドレス発生袋ｆｆ １２には定義された命令語に関す
る情報のみを格納する。主記憶から読み出された命令語
は命令デコーダ１１でデコードされ、その出力を受けた
初期アドレス発生装置１２から命令語に対応するマイク
ロプログラムの初期アドレスが発生される。この初期ア
ドレスはアドレス選択口＃５１３ヲ介シてマイクロプロ
グラムアドレスレジスタ１４に一時記憶され、マイクロ
プログラム記憶装置１５からマイクロ命令の１語が読み
出されてマイクロ命令レジスタ１６に格納される。読み
出されたマイクロ命令の一部はアドレス選択回路１３ヲ
介してマイクロプログラムアドレスレジスタ１４に戻さ
れ、以下順次一連のマイクロルーヂンが実行される。第
３図はマイクロプログラム初期アドレスが出力されるま
での詳細を示す。主記憶から読み出された命令語が命令
Ａの場合には命令デコーダ１１でのデコードの結果アド
レス選択線１ａのうちの命令Ａに対応する線には選択を
意味する信号“１“が出力される。その他のアドレス選
択線にはすべて非選択を意味する信号″０“が出力され
る。命令デコーダ１１からの信号を受けて初期アドレス
発生装置１２からはアドレスａが出力され、アドレスａ
から始まる命令Ａ処理ルーチンに分岐する。命令Ｂ１命
令Ｃの場合には同様ニジテアドレス上１アドレスＣが出
力される。一方、主記憶から読み出され・た命令語が未
定義命令の場合には、命令デコーダでデコードされるど
の命令にも該当しかいためアドレス選択線１ａにはすべ
て“０“が出力される。この結果、初期アドレス発生装
置１２からはアドレス０が出力され、アドレスＯから始
まる未定義命令処理ルーチンに分岐する。このようにし
て、本発明の１実施例によれば未定義命令のデコード領
域を有することなく未定義命令を処理することができる
結果、命令デコーダ１１と初期”アドレス発生装置１２
を小型化でき、更に新たな命令機能の追加に対してもわ
ずかな変更で対処できるという効果がある。
、命令デコーダ１１、初期アドレス発生装置ｆ、１２、
アドレス選択回路１３、マイクロプログラムアドレスレ
ジスタ１４、マイクロプログラム記憶装置１５、マイク
ロ命令レジスタ１６から成る。ここで、本発明に系る未
定義命令検出処理方法では、命令デコーダ１１及び初期
アドレス発生袋ｆｆ １２には定義された命令語に関す
る情報のみを格納する。主記憶から読み出された命令語
は命令デコーダ１１でデコードされ、その出力を受けた
初期アドレス発生装置１２から命令語に対応するマイク
ロプログラムの初期アドレスが発生される。この初期ア
ドレスはアドレス選択口＃５１３ヲ介シてマイクロプロ
グラムアドレスレジスタ１４に一時記憶され、マイクロ
プログラム記憶装置１５からマイクロ命令の１語が読み
出されてマイクロ命令レジスタ１６に格納される。読み
出されたマイクロ命令の一部はアドレス選択回路１３ヲ
介してマイクロプログラムアドレスレジスタ１４に戻さ
れ、以下順次一連のマイクロルーヂンが実行される。第
３図はマイクロプログラム初期アドレスが出力されるま
での詳細を示す。主記憶から読み出された命令語が命令
Ａの場合には命令デコーダ１１でのデコードの結果アド
レス選択線１ａのうちの命令Ａに対応する線には選択を
意味する信号“１“が出力される。その他のアドレス選
択線にはすべて非選択を意味する信号″０“が出力され
る。命令デコーダ１１からの信号を受けて初期アドレス
発生装置１２からはアドレスａが出力され、アドレスａ
から始まる命令Ａ処理ルーチンに分岐する。命令Ｂ１命
令Ｃの場合には同様ニジテアドレス上１アドレスＣが出
力される。一方、主記憶から読み出され・た命令語が未
定義命令の場合には、命令デコーダでデコードされるど
の命令にも該当しかいためアドレス選択線１ａにはすべ
て“０“が出力される。この結果、初期アドレス発生装
置１２からはアドレス０が出力され、アドレスＯから始
まる未定義命令処理ルーチンに分岐する。このようにし
て、本発明の１実施例によれば未定義命令のデコード領
域を有することなく未定義命令を処理することができる
結果、命令デコーダ１１と初期”アドレス発生装置１２
を小型化でき、更に新たな命令機能の追加に対してもわ
ずかな変更で対処できるという効果がある。
第４図は本発明の他の実施例を示すもので、第２図と異
なるのは命令語を直接マイクロプログラムアドレスレジ
スタ１４の一部に置数し、命令のデコード機能をマイク
ロプログラム記（ｉ［ｆｔｔｓに集約している点である
。ホイクロプログラム記憶装置１５のアドレス幅は命令
語長に１ビツトを付した長さであり、命令語をアイクロ
プログラムアドレスレジスタ１４の下位側に置数子る際
、アドレスの最上位ビットを“１″にして多分岐する。
なるのは命令語を直接マイクロプログラムアドレスレジ
スタ１４の一部に置数し、命令のデコード機能をマイク
ロプログラム記（ｉ［ｆｔｔｓに集約している点である
。ホイクロプログラム記憶装置１５のアドレス幅は命令
語長に１ビツトを付した長さであり、命令語をアイクロ
プログラムアドレスレジスタ１４の下位側に置数子る際
、アドレスの最上位ビットを“１″にして多分岐する。
したがってアドレスの最上位ビットが７１“の記憶領域
は棉令語のデコード領域となっており、各命令語に対応
する処理ルーチンの第１語口のマイクロ命令が格納され
る。第２語口以降はアドレスの最上位ビットが７０“の
記憶領域に格納される。
は棉令語のデコード領域となっており、各命令語に対応
する処理ルーチンの第１語口のマイクロ命令が格納され
る。第２語口以降はアドレスの最上位ビットが７０“の
記憶領域に格納される。
命令語のデコード領域（アドレスの最上位ビットが１“
の領域）では定義された命令語に対応するマイクロ命令
だけが格納される。主記憶から読み出された命令語はア
ドレス選択回路１３を介してマイクロプログラムアドレ
スレジスタ１４の下位側に送られ、マイクロプログラム
アドレスレジスタ１４の最上位ビットにはマイクロ命令
レジスタ１６からの信号 １“が置数される。命令語が
例えば命令Ａの場合は、マイクロ命令レジスタ１４の内
容は量上位ビットが１〃で下位側は命令語Ａとなってお
り、この内容がアドレスとしてマイクロプログラム記憶
装置１５に送られる。マイクロプログラム記憶装置１５
はアドレスｆ コーグ１５１とマイクロ命令選択線４ａ
によって接続されたマイクロ命令格納部１５２から成る
。アドレスデコーダではアドレスを解読して、マイクロ
命令選択線４ａのうちの対応する線に選択を意味する信
号“１“を出力し、残りのマイクロ命令選択線には非選
択を意味する信号／／ ０／／が出力される。この結果
対応するマイクロ命令として、命令Ａ処理ルーチンの第
１語口のマイクロ命令が読み出される。以下アドレスの
最上位ビットを０“に切り替えて続くマイクロ命令が読
み出され命令Ａが処理される。一つの命令語に対応する
処理を終了すると再び主記憶から次の命令語を読み出し
、アドレスの最上位ビットを“１“に切り替えて命令語
のデコード領域に分岐し、順次処理を進める。
の領域）では定義された命令語に対応するマイクロ命令
だけが格納される。主記憶から読み出された命令語はア
ドレス選択回路１３を介してマイクロプログラムアドレ
スレジスタ１４の下位側に送られ、マイクロプログラム
アドレスレジスタ１４の最上位ビットにはマイクロ命令
レジスタ１６からの信号 １“が置数される。命令語が
例えば命令Ａの場合は、マイクロ命令レジスタ１４の内
容は量上位ビットが１〃で下位側は命令語Ａとなってお
り、この内容がアドレスとしてマイクロプログラム記憶
装置１５に送られる。マイクロプログラム記憶装置１５
はアドレスｆ コーグ１５１とマイクロ命令選択線４ａ
によって接続されたマイクロ命令格納部１５２から成る
。アドレスデコーダではアドレスを解読して、マイクロ
命令選択線４ａのうちの対応する線に選択を意味する信
号“１“を出力し、残りのマイクロ命令選択線には非選
択を意味する信号／／ ０／／が出力される。この結果
対応するマイクロ命令として、命令Ａ処理ルーチンの第
１語口のマイクロ命令が読み出される。以下アドレスの
最上位ビットを０“に切り替えて続くマイクロ命令が読
み出され命令Ａが処理される。一つの命令語に対応する
処理を終了すると再び主記憶から次の命令語を読み出し
、アドレスの最上位ビットを“１“に切り替えて命令語
のデコード領域に分岐し、順次処理を進める。
一方、命令語のデコード領域では定義済の命令語に対応
するアドレスデコードしか行わないために、未定義命令
の場合にはマイクロ命令選択線４ａにはすべて非選択を
意味する０“を出力する。この結果、マイクロ命令格納
部１５２からの出力はすべて“０″となり、マイクロ命
令レジスタ１６のすべてのビットに′０″が置数される
。
するアドレスデコードしか行わないために、未定義命令
の場合にはマイクロ命令選択線４ａにはすべて非選択を
意味する０“を出力する。この結果、マイクロ命令格納
部１５２からの出力はすべて“０″となり、マイクロ命
令レジスタ１６のすべてのビットに′０″が置数される
。
次のサイクルでは、マイクロ命令レジスタのすべてのビ
ットが“０″となっているためＯ信地に分岐する。０瀘
地は未定義命令処理ルーチンの先頭アドレスとなってお
り、未定義命令処理が行われる。した−７′Ｉ：つで、
この実施例においては、未定義命令に対応するアドレス
にマイクロ命令を有することなく未定義命令を処理する
ことができる結果、マイクロプログラム記憶装置ｄ１５
を小型化することができ、更に新たな命令機能の追加に
対してもわずかな変更で対処できる。
ットが“０″となっているためＯ信地に分岐する。０瀘
地は未定義命令処理ルーチンの先頭アドレスとなってお
り、未定義命令処理が行われる。した−７′Ｉ：つで、
この実施例においては、未定義命令に対応するアドレス
にマイクロ命令を有することなく未定義命令を処理する
ことができる結果、マイクロプログラム記憶装置ｄ１５
を小型化することができ、更に新たな命令機能の追加に
対してもわずかな変更で対処できる。
以上詳細に説明したように、本発明によれば、小型かつ
命令機能追加の容易なマイクロプログラム制御方法得る
ことができる。
命令機能追加の容易なマイクロプログラム制御方法得る
ことができる。
第１図は従来のマイクロプログラム制御方法を説明する
ブロック図、第２図は本発明の一実施列を示すブロック
図、第３図は第２図のアドレス出力の説明図、第４図は
本発明の他の実施例を示すプロ〉り図である。 １１・・・命令デコーダ、１２・・・初期アドレス発生
袋端３ 区 第４．圀
ブロック図、第２図は本発明の一実施列を示すブロック
図、第３図は第２図のアドレス出力の説明図、第４図は
本発明の他の実施例を示すプロ〉り図である。 １１・・・命令デコーダ、１２・・・初期アドレス発生
袋端３ 区 第４．圀
Claims (1)
- 【特許請求の範囲】 １、主記憶装置から読み出された命令語を解読する命令
解読手段と、アドレス選択線を介して命、令解読手段に
接続された初期アドレス発生手段と、マイクロプログラ
ムを格納する記憶手段とより成り、上記命令語に対応す
るマイクロ命令群を順次読み出して制御するものに於い
て、命令解読手段では上記命令語が未定義命令の場合に
は上記アドレス選択線をすべて非選択とし、初期アドレ
ス発生手段から固有のアドレスを出力し、該固有のアド
レスを先頭アドレスとする未定義命令処理マイクロルー
チンに分岐し、未定義命令処理を行うことを特徴とする
マイクロプログラム制御方法。 ２、特許請求の範囲第１項において、マイクロプログラ
ムを格納する記憶手段は、アドレスを解読してマイクロ
命令の選択信号を出力するアドレス解読手段と、マイク
ロ命令選択線を介してアドレス解読手段と接続されたマ
イクロ命令格納部から成り、アドレス解読手段では上記
命令語が未定義命令の場合には前記マイクロ命令選択線
をすべて非選択とし、マイクロ命令格納部から固有のマ
イクロ命令を出力し、該固有のマイクロ命令が未定義命
令処理ルーチンの第１語口のマイクロ命令となるように
構成し゛Ｃ未定義命令処理を行うことを特徴とするマイ
クロプログラム制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001282A JPS59737A (ja) | 1982-06-28 | 1982-06-28 | マイクロプログラム制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001282A JPS59737A (ja) | 1982-06-28 | 1982-06-28 | マイクロプログラム制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59737A true JPS59737A (ja) | 1984-01-05 |
Family
ID=14524876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001282A Pending JPS59737A (ja) | 1982-06-28 | 1982-06-28 | マイクロプログラム制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59737A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195330A (ja) * | 1987-10-07 | 1989-04-13 | Nec Corp | 未定義命令コード検出方式 |
| JPH02242335A (ja) * | 1989-03-15 | 1990-09-26 | Fujitsu Ltd | 電子計算機 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147853A (ja) * | 1974-05-17 | 1975-11-27 | ||
| JPS5682951A (en) * | 1979-12-11 | 1981-07-07 | Matsushita Electric Ind Co Ltd | Microprogram controlling system |
-
1982
- 1982-06-28 JP JP11001282A patent/JPS59737A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147853A (ja) * | 1974-05-17 | 1975-11-27 | ||
| JPS5682951A (en) * | 1979-12-11 | 1981-07-07 | Matsushita Electric Ind Co Ltd | Microprogram controlling system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195330A (ja) * | 1987-10-07 | 1989-04-13 | Nec Corp | 未定義命令コード検出方式 |
| JPH02242335A (ja) * | 1989-03-15 | 1990-09-26 | Fujitsu Ltd | 電子計算機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467415A (en) | High-speed microprogram control apparatus with decreased control storage requirements | |
| US4179731A (en) | Microprogrammed control system | |
| JPS6322336B2 (ja) | ||
| KR890010693A (ko) | 고속처리에 적합한 데이타 처리장치 | |
| US5247624A (en) | Microprogram controller including leading microinstruction from a generator executed while succeeding microinstruction from memory is read out | |
| US4126896A (en) | Microprogrammed large-scale integration (LSI) microprocessor | |
| JPS59737A (ja) | マイクロプログラム制御方法 | |
| US4337510A (en) | Read control system for a control storage device | |
| JP2583506B2 (ja) | データ処理装置 | |
| JPH0218729B2 (ja) | ||
| JPH0527970A (ja) | 演算装置 | |
| KR840003081A (ko) | 마이크로 프로그램 제어방식 | |
| JPH08328851A (ja) | ロード・ストア命令処理装置及び方法 | |
| JPH0810429B2 (ja) | マイクロプログラム制御装置 | |
| JPS5943444A (ja) | マイクロプログラム制御方法およびその装置 | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPH01140232A (ja) | マイクロプログラム制御方式 | |
| JPS58186826A (ja) | マイクロプロセツサ | |
| JPS6361331A (ja) | コンピユ−タの制御装置 | |
| JPS6191724A (ja) | マイクロプログラム制御装置 | |
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| JPS6278630A (ja) | 情報処理装置 | |
| JPH0290324A (ja) | マイクロプログラム制御装置 | |
| JPS58221444A (ja) | マイクロプログラム制御装置 | |
| JPS63150730A (ja) | マイクロプログラムシステム |