JPS63150730A - マイクロプログラムシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロプログラムシステムに関するもので
ある。

従来の技術 従来のマイクロプログラムシステムでは、マイクロプロ
グラムのジャンプ（以下マイクロジャンプと略す。）時
のジャンプアドレスは、マイクロプログラム中に格納し
ていた。第３図は従来のシステム構成図で４はＣＰＵ命
令解読部、８はカウンタ、１０はセレクタ、１２はマイ
クロ命令格納部、１４はマイクロ命令レジスタ、３０は
ＣＰＵ制御部である。

発明が解決しようとする問題点 先にあげた従来のマイクロプログラム／ステムでは、複
数の分岐の候補があった場合、複数のジャンプアドレス
を格納し、マイクロ命令のフィールドをつぶすか、また
は複数のマイクロジャンプの命令の繰り返しによりこれ
を行なわなければならなかった。

問題点を解決するための手段 本発明は、複数ワードからなるマイクロ命令を格納する
記憶手段と、前記記憶手段から読み出されたマイクロ命
令を保持するレジスタと、ＣＰＵ命令解読部からの信号
とＣＰＵ制御部からの制御信号線と前記マイクロ命令レ
ジスタの一部の内容を受けとるアドレス制御回路と、前
記アドレス制御回路からの第１の信号線２０を受けＣＰ
Ｕ命令解読部からのマイクロ命令の最初のアドレスを受
けとるか、または現在前記マイクロ命令をアクセスして
いる第２の信号線の情報を１だけ増加させる機能を持つ
カウンタと、前記アドレス制御回路からの第３の信号線
を受け、前記アドレス制御回路からのアドレスを示す第
４の信号線と前記カウンタからのアドレスを選択し、前
記第２の信号線を発生させるセレクタを設ける。

作　　用 以上のような手段を用いることにより、マイクロプログ
ラム上に、複数のマイクロジャンプが生じた場合、マイ
クロプログラムのフィールドの消費を最小限にとどめ、
マイクロジャンプが行なえる。

実施例 第１図は本発明のマイクロシステムの原理を示しておシ
、このマイクロシステムは複数ワードからなるマイクロ
命令を格納する記憶手段１２と、前記記憶手段から読み
出されたマイクロ命令を保持するレジスタ１４と、ＣＰ
Ｕ命令解読部４からの信号とＣＰＵ制御部２からの制御
信号線と前記マイクロ命令レジスタ１４の一部の内容を
受けとるアドレス制御回路６と、前記アドレス制御回路
６からの第１の信号線２０を受けＣＰＵ命令解読部４か
らのマイクロ命令の最初のアドレスを受けとるか、また
は現在前記マイクロ命令をアクセスしている第２の信号
線の情報を１だけ増加させる機能を持つカウンタ８と、
前記アドレス制御回路６からの第３の信号線２４を受け
、前記アドレス制御回路６からのアドレスを示す第４の
信号線２６と前記カウンタ８からのアドレスを選択し、
前記第２の信号線２２を発生させるセレクタ１ｏを有し
ている。

次に本発明による第１実施例を第２図に示す本発明によ
る第１実施例は、複数のワードからなりマイクロジャン
プが起きる可能性を示すモードフィールドとマイクロジ
ャンプが起きる条件フィールドを持つマイクロ命令を格
納するマイクロ命令格納部１２と、前記格納部１２から
読み出されたマイクロ命令を保持するレジスタ１４と、
ＣＰＵ命令解読部４からの信号６４とＣＰＵ制御部２か
らのＣＰＵの内部状態を示す信号線６０と前記マイクロ
命令レジスタ１４のモードフィールドと条件フィールド
を受けとり、これらの論理を組むことによシ通常のマイ
クロシーケンスに割シ込むマイクロ命令アドレスを発生
させるアドレス発生部３８と、前記ＣＰＵ制御部２から
の信号線６０と前記ＣＰＵ命令解読部４からの信号線５
２とマイクロ命令レジスタ１４に格納されている前記モ
ードフィールドと前記コンディションフィールドと部１
４をアクセスしているアドレスを１だけ増加されたマイ
クロ命令の先頭アドレスを使用するかを制御する信号線
４０を生成するマイクロ制御部３６と、前記マイクロ制
御部３６からの信号線４４を受けとり、ＣＰＵ命令解読
部４からのアドレス５４か前記マイクロ命令格納部１２
をアクセスしているアドレスの信号４２を１だけ増加さ
せる機能を持つカウンタ８と、前記マイクロ制御部３６
からの信号線４４を受け、前記アドレス発生部３８から
の割り込みマイクロアドレスと前記カウンタ８からの連
続的なマイクロアドレス６６とを選択し、前記マイクロ
アドレス格納部１２をアクセスするマイクロアドレスを
発生するセレクタ１０から構成される。

また、ここでは、アドレス発生部３８とマイクロ制御部
３６は論理回路で構成を行ったが、各入力線をアドレス
とし、ＲＡＭ、ＲＯＭ等の記憶手段でも構成可能である
。

次に、本発明の実施例の動作を述べる。

まず、通常命令時、カウンタ８は、マイクロ制御部３６
からの信号４Ｑを受けとり、一番最初のみマイクロ命令
の先頭アドレスをＣＰＵ命令解読部４から受けとり、以
降は、セレクタ１ｏからの出力４２を１だけ増加させる
ことにより、次のマイクロ命令をアクセスしていく。次
にマイクロ命令のモードフィールドにマイクロジャンプ
が表われた場合、アドレス発生部３８では、ＣＰＵ制御
部２からの信号線６ｏとマイクロ命令レジスタ１４から
の論理をとることにより複数のマイクロジャンプの候補
からある１つのアドレスを生成し、またマイクロ制御部
３６では、ＣＰＵ制御部２からの信号線５ｏとマイクロ
命令レジスタ１４からのコンディジタンコードのフィー
ルド信号線５８によシ受けとり論理をとることにより、
通常シーケンスに割り込みをかけ、マイクロジャンプを
起すか否かを決定し、信号線４４によってこれとセレク
タ１ｏに伝える。これによりマイクロジャンプを起こす
かどうかが決定される。また、ジャンプアドレスをマイ
クロ命令に含まないため、アドレッシングモードのよう
な決りきったシーケンスに対しては、ＣＰＵ命令解読部
４からの信号線６２によシ、前記マイクロジャンプと同
様に常に割り込みをかけることにより、不連続なマイク
ロシーケンスも可能となる。

さらにＣＰＵに例外的処理が起きた場合、ＣＰＵ制御部
２は信号線５０で、例外処理に対するその先頭アドレス
をアドレス発生部３８で発生させ、マイクロ制御部３６
で割シ込みをかけ、マイクロジャンプを行なわせ、カウ
ンタ８には、信号線４０で以降のシーケンスを行なわせ
る。これにより例外的処理のマイクロシーケンスへの割
り込みが容易に行なえる。これは例えば、先にあげたＣ
ＰＵの例外的処理に対する割り込みだけでなく、マイク
ロ命令をＲＯＭで構成した場合のテスト用ＲＯＭダンプ
に使用できる。

発明の効果 本発明によるマイクロシステムを使用することにより、
マイクロ命令にシーケンスの条件による複数ジャンプ先
が指定でき、また決シきったシーケンスに対しては連続
的にジャンプすることによりマイクロ命令格納部の容量
を削減できる。

また、ＣＰＵに例外的処理が生じた場合、通常命令シー
ケンスへの例外的処理の割り込みや、マイクロ命令格納
部がＲＯＭで構成されていた場合、そのテスト時のＲＯ
Ｍダンプが容易に行える。

【図面の簡単な説明】

第１図は本発明のマイクロノステムの概略構成図、第２
図は本発明のマイクロンステムの実施例の概略構成図、
第３図は従来のマイクロンステムの概略構成図である。 ２・・・・・ＣＰＵ制御部、４・・・・・・ＣＰＵ命令
解読部、６・・・・・・アドレス制御回路、８・・・・
・・カウンタ、１０・・・・セレクタ、１２・・・・・
マイクロ命命格納部、１４・・・・・・マイクロ命令レ
ジスタ、２０・・・・・・第１のレジスタ、２２・・・
・・・第２のレジスタ、２４・・・・・・第３のレジス
タ、２６・・・・・・第４のレジスタ、３０・・・・・
・ＣＰＵ制御部、３６・・・−・マイクロ制御部、３８
・・・・アドレス発生部、４０〜６８・・・信号線。 侑　　９　　Ｍ

Claims (1)

【特許請求の範囲】
1. 複数のワードからなるマイクロ命令を記憶する手段と、
   前記記憶手段から読み出されたマイクロ命令を保持する
   レジスタと、ＣＰＵ命令解読部からの信号とＣＰＵ制御
   部からの制御信号線と前記マイクロ命令レジスタの一部
   の内容を受けとるアドレス制御回路と、前記アドレス制
   御回路から第１の信号線を受けＣＰＵ命令解読部からの
   マイクロ命令の最初のアドレスを受けとるか、または現
   在前記マイクロ命令をアクセスしている第２の信号線の
   情報を１だけ増加させる機能を持つカウンタと、前記ア
   ドレス制御回路からの第３の信号線を受け、前記アドレ
   ス制御回路からのアドレスを示す第４の信号線と前記カ
   ウンタからのアドレスを選択し、前記第２の信号線を発
   生させるセレクタとを備えてなるマイクロプログラムシ
   ステム。