JPH01140232A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPH01140232A JPH01140232A JP62298346A JP29834687A JPH01140232A JP H01140232 A JPH01140232 A JP H01140232A JP 62298346 A JP62298346 A JP 62298346A JP 29834687 A JP29834687 A JP 29834687A JP H01140232 A JPH01140232 A JP H01140232A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microprogram
- register
- return
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はマイクロプログラム制御方式に関し、特に任意
のマイクロプログラムシーケンスをあたかもサブルーテ
ィンの様にスチールして実行できるようにしたマイクロ
プログラムのシーケンス制御方式に関する。
のマイクロプログラムシーケンスをあたかもサブルーテ
ィンの様にスチールして実行できるようにしたマイクロ
プログラムのシーケンス制御方式に関する。
従来技術
ソフトウェアのプログラミング手法の１つにサブルーテ
ィン法がある。これは幾つかのプログラムで共通する機
能部分を取出してサブルーデインとし、各プログラムル
ーティン（これをサブルーティンに対してメインルーテ
ィンと呼ぶ）は必要に応じてこのサブルーティンをコー
ルしてその機能を使用する方法であるが、マイクロプロ
グラムにも利用されている。
ィン法がある。これは幾つかのプログラムで共通する機
能部分を取出してサブルーデインとし、各プログラムル
ーティン（これをサブルーティンに対してメインルーテ
ィンと呼ぶ）は必要に応じてこのサブルーティンをコー
ルしてその機能を使用する方法であるが、マイクロプロ
グラムにも利用されている。
従来、マイクロプログラム制御のデータ処理装置では、
メインルーティン中においてサブルーティンからの戻り
番地をレジスタに予め設定しておき、サブルーティンの
最後にこのレジスタに格納されている戻り番地ヘジャン
ブすることを指示するマイクロ命令を置くことによりサ
ブルーティン法を実現するようになっている。
メインルーティン中においてサブルーティンからの戻り
番地をレジスタに予め設定しておき、サブルーティンの
最後にこのレジスタに格納されている戻り番地ヘジャン
ブすることを指示するマイクロ命令を置くことによりサ
ブルーティン法を実現するようになっている。
上述した従来技術による実現法では、メインルーティン
への戻りを指示するマイクロ命令をサブルーティンの出
口に用意する必要があるので、既に設計の終了している
ルーティンＡの一部をサブルーティンとして利用したい
場合、このルーティンＡがサブルーティンとして設計さ
れたものでなければ利用できなかったり、あるいは設計
済のサブルーティンの一部分のみをサブルーティンとし
て利用することができないといった欠点がある。
への戻りを指示するマイクロ命令をサブルーティンの出
口に用意する必要があるので、既に設計の終了している
ルーティンＡの一部をサブルーティンとして利用したい
場合、このルーティンＡがサブルーティンとして設計さ
れたものでなければ利用できなかったり、あるいは設計
済のサブルーティンの一部分のみをサブルーティンとし
て利用することができないといった欠点がある。
発明の目的
そこで、本発明は上記従来方式の欠点を解決すべくなさ
れたものであって、その目的とするところは、既存のマ
イクロプログラムルーティンの一部を、何等の変更もな
く自由に利用できるようにして、開放的でかつ自由度の
高いマイクロシーケンススチールを実現可能なマイクロ
プログラム制御方式を提供することにある。
れたものであって、その目的とするところは、既存のマ
イクロプログラムルーティンの一部を、何等の変更もな
く自由に利用できるようにして、開放的でかつ自由度の
高いマイクロシーケンススチールを実現可能なマイクロ
プログラム制御方式を提供することにある。
発明の構成
本発明によれば、マイクロプログラムを格納する第１の
制御記憶と、前記第１の制御記憶上の割出しアドレス及
び戻りアドレスを格納する第２の制御記憶と、前記第１
の制御記憶から読出された特定のマイクロ命令によって
前記第２の制御記憶から割出しアドレス及び戻りアドレ
スを読出寸手段と、これ等読出された割出しアドレス及
び戻りアドレスを夫々格納するレジスタと、このレジス
タに格納された割出しアドレスと実行中のマイクロプロ
グラム語のアドレスとを比較する比較手段とを設け、こ
の比較手段により一致が検出されたときに次に実行され
るべきマイクロプログラム語のアドレスを前記レジスタ
に格納されている戻りアドレスとすることを特徴とする
マイクロプログラム制御方式が得られる。
制御記憶と、前記第１の制御記憶上の割出しアドレス及
び戻りアドレスを格納する第２の制御記憶と、前記第１
の制御記憶から読出された特定のマイクロ命令によって
前記第２の制御記憶から割出しアドレス及び戻りアドレ
スを読出寸手段と、これ等読出された割出しアドレス及
び戻りアドレスを夫々格納するレジスタと、このレジス
タに格納された割出しアドレスと実行中のマイクロプロ
グラム語のアドレスとを比較する比較手段とを設け、こ
の比較手段により一致が検出されたときに次に実行され
るべきマイクロプログラム語のアドレスを前記レジスタ
に格納されている戻りアドレスとすることを特徴とする
マイクロプログラム制御方式が得られる。
友凰旦
次に、本発の一実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。図
に示す如く、本実施例は機械命令の実行手順を示すマイ
クロプログラムを格納する第１制御記憶１、複数組の番
地を格納する第２＆１ｊｔｌＢ記憶２、第１制御記憶１
から読出されたマイクロ命令語とそのアドレスを夫々格
納するマイクロ命令レジスタ３及びマイクロアドレスレ
ジスタ４．マイクロ命令レジスタ３のマイクロ命令を解
析するマイクロ命令デコーダ５．マイクロアドレス生成
回路６１割出しアドレスレジスタ７、戻りアドレスレジ
スタ８．比較回路９．フリップフロップ１０゜アンドゲ
ート１１及び選択回路１２から構成されている。
に示す如く、本実施例は機械命令の実行手順を示すマイ
クロプログラムを格納する第１制御記憶１、複数組の番
地を格納する第２＆１ｊｔｌＢ記憶２、第１制御記憶１
から読出されたマイクロ命令語とそのアドレスを夫々格
納するマイクロ命令レジスタ３及びマイクロアドレスレ
ジスタ４．マイクロ命令レジスタ３のマイクロ命令を解
析するマイクロ命令デコーダ５．マイクロアドレス生成
回路６１割出しアドレスレジスタ７、戻りアドレスレジ
スタ８．比較回路９．フリップフロップ１０゜アンドゲ
ート１１及び選択回路１２から構成されている。
マイクロプログラムの各マイクロ命令語は第１制御記憶
１から読出されてマイクロ命令レジスタ３に保持され、
デコーダ５によって解析されて実行部（図示せず）の制
御を行うと同時にマイクロアドレス生成回路６によって
次に実行されるべきマイクロ命令語の番地を生成し、選
択回路１２を介して第１制御記憶１に読出し番地を供給
するという動作が逐次的に反復されることにより、機械
命令が実行されるようになっている。
１から読出されてマイクロ命令レジスタ３に保持され、
デコーダ５によって解析されて実行部（図示せず）の制
御を行うと同時にマイクロアドレス生成回路６によって
次に実行されるべきマイクロ命令語の番地を生成し、選
択回路１２を介して第１制御記憶１に読出し番地を供給
するという動作が逐次的に反復されることにより、機械
命令が実行されるようになっている。
ここで、マイクロ命令レジスタ３が保持するマイクロ命
令語の特定のフィールドは信号線３１を介して第２制御
記憶２に読出しアドレスとして供給されている。いま特
定マイクロ命令（これを” Ｓ ＲＳ”マイクロ命令と
命名し、以下便宜上この表現を用いる）がデコーダ５で
解読されると、そのマイクロ命令語の特定フィールドに
示された番地の第２制御記憶２の内容をアドレスレジス
タ７及び戻りアドレスレジスタ８に格納し、同時に７リ
ツプフＯツブ１０が論理“１″に設定されて、アンドゲ
ート１１がオープンとなって後述の比較一致信号が活性
化される。
令語の特定のフィールドは信号線３１を介して第２制御
記憶２に読出しアドレスとして供給されている。いま特
定マイクロ命令（これを” Ｓ ＲＳ”マイクロ命令と
命名し、以下便宜上この表現を用いる）がデコーダ５で
解読されると、そのマイクロ命令語の特定フィールドに
示された番地の第２制御記憶２の内容をアドレスレジス
タ７及び戻りアドレスレジスタ８に格納し、同時に７リ
ツプフＯツブ１０が論理“１″に設定されて、アンドゲ
ート１１がオープンとなって後述の比較一致信号が活性
化される。
比較回路９はマイクロアドレスレジスタ４と割出しアド
レスレジスタ７とに夫々保持されたアドレスを比較し、
両者が一致すれば比較一致信号を信号線９１に出力して
フリップ７０ツブ１０をリセットする。
レスレジスタ７とに夫々保持されたアドレスを比較し、
両者が一致すれば比較一致信号を信号線９１に出力して
フリップ７０ツブ１０をリセットする。
フリップ７０ツブ１０が論理“１”に設定されていると
きに比較回路で一致が検出されると、アンド回路１１の
出力は論理値゛１”となり、この結果選択回路１２はマ
イクロアドレス生成回路６により生成されたアドレスの
代りに戻りアドレスレジスタ８に保持される戻りアドレ
スを第１制御記憶１に供給することにより、メインルー
ティンへのマイクロプログラムシーケンスンの戻りを達
成する。同時に７リツプフロツプ１０はリセットされる
ので、“Ｓ ＲＳ ”マイクロ命令が次に出現するまで
は上記一致検出によるマイクロプログラムシーケンスの
変更は行なわれない。
きに比較回路で一致が検出されると、アンド回路１１の
出力は論理値゛１”となり、この結果選択回路１２はマ
イクロアドレス生成回路６により生成されたアドレスの
代りに戻りアドレスレジスタ８に保持される戻りアドレ
スを第１制御記憶１に供給することにより、メインルー
ティンへのマイクロプログラムシーケンスンの戻りを達
成する。同時に７リツプフロツプ１０はリセットされる
ので、“Ｓ ＲＳ ”マイクロ命令が次に出現するまで
は上記一致検出によるマイクロプログラムシーケンスの
変更は行なわれない。
次に、第２図によって第１図に示したマイクロプログラ
ム制御方式のマイクロプログラムシーケンス１の効果を
説明する。第２図中の各ブロックはマイクロプログラム
語を示し、各ブロック間を結ぶ線は各プログラム語の実
行の流れ、換言すれば、マイクロプログラムシーケンス
を表わす。各マイクロプログラム語は並列欄理し得る複
数のマイクロ命令からなっており、たとえばステップＣ
はその１つとして前述の“’ＳＲ８”マイクロ命令が記
述されている。また１つのブロックから複数の線が出て
いるのはそのブロックに条件分岐マイクロ命令が記述さ
れており、分岐条件によっていずれかの線の流れに進む
ことを示すものとする。
ム制御方式のマイクロプログラムシーケンス１の効果を
説明する。第２図中の各ブロックはマイクロプログラム
語を示し、各ブロック間を結ぶ線は各プログラム語の実
行の流れ、換言すれば、マイクロプログラムシーケンス
を表わす。各マイクロプログラム語は並列欄理し得る複
数のマイクロ命令からなっており、たとえばステップＣ
はその１つとして前述の“’ＳＲ８”マイクロ命令が記
述されている。また１つのブロックから複数の線が出て
いるのはそのブロックに条件分岐マイクロ命令が記述さ
れており、分岐条件によっていずれかの線の流れに進む
ことを示すものとする。
さて、マイクロプログラム１がステップＣに来ると、Ｓ
ＲＳ ”マイクロ命令によって第２制御記憶２から割
出しアドレスとしてステップＰの番地を、戻りアドレス
としてステップＤ′の番地を夫々読出し、これ等を第１
図の割出しアドレスレジスタ７及び戻りアドレスレジス
タ８に夫々格納し、アドレス一致チエツクを開始する。
ＲＳ ”マイクロ命令によって第２制御記憶２から割
出しアドレスとしてステップＰの番地を、戻りアドレス
としてステップＤ′の番地を夫々読出し、これ等を第１
図の割出しアドレスレジスタ７及び戻りアドレスレジス
タ８に夫々格納し、アドレス一致チエツクを開始する。
マイクロプログラム１はマイクロプログラム２の一部を
サブルーティンとして使用することを意図してステップ
Ｒに無条件分岐し、ステップＲ−＞Ｓ−＋Ｔ−→Ｑ→Ｒ
→Ｕ→■→Ｐと道み、ステップＰにおいてアドレス一致
が生ずるため、戻りアドレスレジスタ８に保持される番
地によってマイク［１プログラム１のステップＤに戻る
ことができる。
サブルーティンとして使用することを意図してステップ
Ｒに無条件分岐し、ステップＲ−＞Ｓ−＋Ｔ−→Ｑ→Ｒ
→Ｕ→■→Ｐと道み、ステップＰにおいてアドレス一致
が生ずるため、戻りアドレスレジスタ８に保持される番
地によってマイク［１プログラム１のステップＤに戻る
ことができる。
結局、Ａ→Ｂ−＋Ｃ→Ｒ→Ｓ→Ｔ→Ｑ→Ｒ→Ｕ→ｖ−＋
Ｐ−＋Ｄ−＋Ｅ→Ｆのステップを辿ることになり、マイ
クロプログラム１がマイクロプログラム２の一部の論理
をスチールすることができる。
Ｐ−＋Ｄ−＋Ｅ→Ｆのステップを辿ることになり、マイ
クロプログラム１がマイクロプログラム２の一部の論理
をスチールすることができる。
尚、ステップＰでアドレス一致が生じてステップＤへ戻
る際に、フリツプフロツプ１０がリセットされるので、
マイクロプログラム１の終了後にマイクロプログラム２
が頭から実行されても、ステップＰでアドレス一致が生
じてステップＤヘジャンプすることはない。
る際に、フリツプフロツプ１０がリセットされるので、
マイクロプログラム１の終了後にマイクロプログラム２
が頭から実行されても、ステップＰでアドレス一致が生
じてステップＤヘジャンプすることはない。
発明の詳細
な説明したように、本発明によれば、マイク［１プログ
ラムの割出しアドレスと戻りアドレスとを格納する第２
の制御記憶をもち、割出しチエツクの開始点で所望の割
出しアドレスと戻りアドレスとを取出してレジスタに格
納して割出しチエツクを行ない、割出しアドレスの一致
によって所望の戻りアドレスへ分岐することによって、
従来からのサブルーティンの構成方法の特徴であった閉
鎖性を取り除き、開放的で自由度の高いマイクロシーケ
ンススチールを実現できるという効果がある。更には既
存のマイクロプログラムルーティンの一部分を同等変更
を加えることなく自由に利用できることから、ｉ、１１
１１１記憶容ωの削減や開発作業の効率向−Ｆにも効果
がある。
ラムの割出しアドレスと戻りアドレスとを格納する第２
の制御記憶をもち、割出しチエツクの開始点で所望の割
出しアドレスと戻りアドレスとを取出してレジスタに格
納して割出しチエツクを行ない、割出しアドレスの一致
によって所望の戻りアドレスへ分岐することによって、
従来からのサブルーティンの構成方法の特徴であった閉
鎖性を取り除き、開放的で自由度の高いマイクロシーケ
ンススチールを実現できるという効果がある。更には既
存のマイクロプログラムルーティンの一部分を同等変更
を加えることなく自由に利用できることから、ｉ、１１
１１１記憶容ωの削減や開発作業の効率向−Ｆにも効果
がある。
第１図は本発明の実施例のブロック図、第２図は本発明
の実施例に用いるマイクロプログラムの７０−ヂャ−１
・の例を示す図である。 主要部分の符号の説明 １・・・・・・第１制御配憶 ２・・・・・・第２制御記憶 ７・・・・・・割出しアドレスレジスタ８・・・・・・
戻りアドレスレジスタ ９・・・・・・アドレス比較回路 １２・・・・・・アドレス選択回路
の実施例に用いるマイクロプログラムの７０−ヂャ−１
・の例を示す図である。 主要部分の符号の説明 １・・・・・・第１制御配憶 ２・・・・・・第２制御記憶 ７・・・・・・割出しアドレスレジスタ８・・・・・・
戻りアドレスレジスタ ９・・・・・・アドレス比較回路 １２・・・・・・アドレス選択回路
Claims (1)
- マイクロプログラムを格納する第１の制御記憶と、前記
第１の制御記憶上の割出しアドレス及び戻りアドレスを
格納する第２の制御記憶と、前記第１の制御記憶から読
出された特定のマイクロ命令によつて前記第２の制御記
憶から割出しアドレス及び戻りアドレスを読出す手段と
、これ等読出された割出しアドレス及び戻りアドレスを
夫々格納するレジスタと、このレジスタに格納された割
出しアドレスと実行中のマイクロプログラム語のアドレ
スとを比較する比較手段とを設け、この比較手段により
一致が検出されたときに次に実行されるべきマイクロプ
ログラム語のアドレスを前記レジスタに格納されている
戻りアドレスとすることを特徴とするマイクロプログラ
ム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298346A JPH01140232A (ja) | 1987-11-26 | 1987-11-26 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298346A JPH01140232A (ja) | 1987-11-26 | 1987-11-26 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140232A true JPH01140232A (ja) | 1989-06-01 |
Family
ID=17858486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62298346A Pending JPH01140232A (ja) | 1987-11-26 | 1987-11-26 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140232A (ja) |
-
1987
- 1987-11-26 JP JP62298346A patent/JPH01140232A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781823A (en) | Computer control unit capable of dynamically reinterpreting instructions | |
| US4131943A (en) | Microprogrammed computer employing a decode read only memory (DROM) and a microinstruction read only memory (ROM) | |
| JPH02140831A (ja) | データ処理装置 | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JPH01140232A (ja) | マイクロプログラム制御方式 | |
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| JP2583506B2 (ja) | データ処理装置 | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPS5943444A (ja) | マイクロプログラム制御方法およびその装置 | |
| JPH04251331A (ja) | 情報処理装置 | |
| JPH01108636A (ja) | タグ付きデータ処理装置 | |
| JPS59737A (ja) | マイクロプログラム制御方法 | |
| JPH064345A (ja) | 履歴情報格納方式 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS593647A (ja) | デ−タ処理システム | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JPH01130228A (ja) | マイクロプログラム制御装置 | |
| JPS6093555A (ja) | マイクロプログラム制御装置 | |
| JPS63197247A (ja) | マイクロプログラム制御装置 | |
| JPH05233379A (ja) | 実行履歴記憶装置 | |
| JPH04218806A (ja) | プログラマブルコントローラのシーケンス命令処理装置 | |
| JPH0277942A (ja) | 記憶装置とマイクロプログラム制御装置 | |
| JPS59218557A (ja) | マイクロプログラム制御によるデ−タ処理装置 | |
| JPH0239812B2 (ja) | ||
| JPS63123137A (ja) | アドレス一致信号発生方式 |