JPS59739A - マイクロプログラム処理装置における時間保障方式 - Google Patents

マイクロプログラム処理装置における時間保障方式

Info

Publication number
JPS59739A
JPS59739A JP57110971A JP11097182A JPS59739A JP S59739 A JPS59739 A JP S59739A JP 57110971 A JP57110971 A JP 57110971A JP 11097182 A JP11097182 A JP 11097182A JP S59739 A JPS59739 A JP S59739A
Authority
JP
Japan
Prior art keywords
cycle
register
phase
dummy
microprogram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57110971A
Other languages
English (en)
Inventor
Katsumi Onishi
克己 大西
Yoshihiro Mizushima
水島　芳宏
Kiyosumi Sato
佐藤　清澄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57110971A priority Critical patent/JPS59739A/ja
Priority to KR1019830002837A priority patent/KR860001933B1/ko
Priority to ES523623A priority patent/ES8405174A1/es
Priority to CA000431246A priority patent/CA1208798A/en
Priority to AU16276/83A priority patent/AU541714B2/en
Priority to BR8303432A priority patent/BR8303432A/pt
Priority to EP83303680A priority patent/EP0102697B1/en
Priority to DE8383303680T priority patent/DE3376698D1/de
Priority to US06/508,503 priority patent/US4566062A/en
Publication of JPS59739A publication Critical patent/JPS59739A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、マイクロプログラム処理装置における各種制
御時点間の時間保障方式に関し、特に時間を設定するた
めのタイマー機能をマイクロプログラムのダミーサイク
ルにより実現する方式に関する。
技術の背景 従来、他の処理装置との間でのタイミング調整に必要な
時間保障を行なう場合には、タイマーを用いｆＣシ、装
置間での応答信号のやりと９によシ動作確認を行なうた
めの複雑な制御回路を用いるなど、特別の回路を用意し
なければならず、制御方法も煩雑なものとなっていた。
本発明の目的は、マイクロプログラム実行中の時間保障
を、特別な回路を使用することなく、通常使用されてい
るマイクロプログラム制御回路の機構内で実現すること
にあり、そのための構成として、マイクロプログラム処
理装置において、マイクロプログラム中の時間保障を与
える必要のある任意の位置に、処理上無効なダミーサイ
クルを実行するマイクロ命令を挿入し、該ダミーサイク
ルの繰９返し回数を指定して、該ダミーサイクルの繰シ
返し回数と当該処理装置のマシンサイクル時間との積の
関数として保障時間を設定することを特徴とするもので
ある。
本発明は、マイクロプログラムの実行過程中にダミーサ
イクルを挿入し、このダミーサイクルの回数を制御する
ことにより、実行過程中に任意の保障時間を設定するも
のであるが、以下に説明する実施例は、パイプライン制
御によるマイクロプログラム処理装置におけるものであ
る。はじめに、パイプラインにおけるマイクロ命令の基
本的な動作について簡単に説明する。
第１図はパイプライン機構とマイクロ命令の実行フロー
を示したものである。同図において、１は制御メモリＣ
８のアドレスレジスタＣ８Ａであり、マイクロ命令のＯ
ＰコードがＣ８の直接アドレスとして設定されるＣ２は
制御メモリである０３乃至８はパイプラインの順次のス
テージのＴＡＧを示し、実行フローの）ＩＨＡｓＥ−Ａ
からＰＨＡＳＢ−Ｆまでに対応して、それぞれＰＨＡＳ
Ｅ−Ａ−ＴＡＧからＰＨＡＳＥ−Ｆ−ＴＡＧまでで表わ
される。後述するＤサイクルで制御メモリＣ８から読出
された制御語ノコントロールビットが、パイプラインと
同期して、ＰＨＡＳＥ−Ａ−ＴＡＧからＰＨＡＳＥ−Ｆ
−ＴＡＧまでシフトする。また、各ＴＡＧの機能状態は
バリッドフラグ（Ｖ）で示される。
１つのマイクロ命令の処理は、Ｄ、Ｒ，Ａｔ　ＢＩＢ２
　ｒ　Ｅｌ　＋　Ｅ２　＋　ＣＫ＋　Ｗの各サイクツし
のマイクロ操作に分けられる。各マイクロ操作の主な内
容は次の通りである。
（１）Ｄサイクルでは、ＯＰコードがデコードされ、制
御メモリＣ８２から制御語（マイクロ命令語）が読出さ
れる。
（２）Ｒサイクルでは、制御語からアドレス関係／レジ
スタの読出しを行なう。
（３）Ａサイクルでは、アドレス計算を行なう。
（４）　　Ｂ＋　＋　Ｂ２サイクルでは、バッファから
オペランドの読出しを行なう。
（５）Ｅｌ、Ｅ２サイクルでは、演算を実行する。
（６）ＣＫサイクルでは、データチェックを行なう。
（７）Ｗサイクルでは、レジスタへのデータライトを行
なう。
次に、本実施例において、ダミーサイクルを実現するた
めに使用されるハードウェアの構成を説明する。
第２図はそのブロック図であり、第１図のパイプライン
機構に結合されるものである。ダミーサイクルを実現す
るために、制御メモＩＪ　ＣＳから読出される制御語の
うち、ＩＴＣＡ、ＥＭ、ＰＢＬＣ，ＥＬ。
ＩＴＣＢと呼ばれる制御フィールドが使用される。
これらの各フィールドの機能については後述されるＯ 第２図において、１１はＩＴＣＡレジスタ、１２はＥＭ
レジスタ、１３はＰＢＬＣレジスタ、１４はＥＬレジス
タ、１５はＩＴＣＢレジスタ、１６乃至１９はデコーダ
、２０はＩＴＣレジスタ、２１はＩＴＣ零検出回路、２
２は演算器、２３はＡＮＤゲート、２４はシングルルー
プラッチを表わしている。ＩＴＣＡ、ＥＭ、ＰＢＬＣの
各フィールドは、ＰＨＡＳＥ−Ａにおいて、対応するレ
ジスタ１１．１２゜１３に読出される。またＥＬ、ＩＴ
ＣＢフィールドはＰＨＡＳＥ−Ｂにおいて、レジスタ１
４．１５に読出される。
本実施例のダミーサイクルは、８Ｍフィールドに予め設
定された値’ｉ、ＩＴＣレジスタにおいて１ずつカウン
トダウンするループを実行するものであり、ＩＴＣ＝０
になるまでの時間が゛保障時間として利用される。
Ｉ　ＴＣＡレジスタ１１にあるＩＴＣＡフィールドの内
容は、ＰＨＡＳＥ−Ａの終りにデコーダ１６において解
読され、ＦＭフィールドの値を、ＥＭレジスタ１２から
工ＴＣレジスタ２０ヘセットする制御を行なう。
ＥＭレジスタ１２にある８Ｍフィールドの値はダミーサ
イクルのループ回数を決定する０ＰＢＬＣレジヌタ１３
にあるＰＢＬＣフィールドの内容は、ＰＨＡ−８Ｅ−Ａ
の終りにデコーダ１７で解読され、シングルルーズラッ
チ２４をナツトする制御を行なう。
１榮 ＥＬレジスへにあるＥＬフィールドの内容は、ＰＨＡＳ
Ｅ−Ｂにおいて、ＩＴＣ零検出回路２１がＩＴＣレジス
タ２０の内容のＡＬＬ−“０“状態を検出したとき、Ａ
ＮＤゲート２３からＥＮＤループ信号を出力させるよう
に制御する。
Ｉ’Ｉ”ＣＢＬ’ジスタ１５にあるＩＴＣＢフィールト
ノ内容は、ＰＨＡＳＥ−Ｈの終りにデコーダ１９で解読
され、ＩＴＣレジスタ２０の値から”１２ｆ：引いた値
（（ＩＴＣレジスタにセットするように制御する０ シングルループラッチ２０がセットされているとき、Ｐ
ＨＡＳＥ−Ｂの終シにバリッドフラグ（Ｖ）を再びセッ
トする。
次に、第３図の７０−図にしたがって、ダミーサイクル
や動作の生成方法について説明する。図中、■から■ま
でが、ダミーサイクルにより繰返されるマイクロ命令の
実行ループを示し、ＮＥＸＴ命令は、ダミーサイクルの
間実行を遅延される（すなわち時間保障を与えられる）
次位命令を表わしている。
■のフロー ＰＨＡＳＥ−Ａの終シに、ＥＭの値をＩＴＣレジスタ２
０にセットしくＥＭ→ＩＴＣ）、シングルループラッチ
２４をセットする。ＰＨＡＳＥ−Ｂの終りに、シングル
ループラッチ２４がＯＮとなっていることにより、ＰＨ
ＡＳＥ−Ｈのバリッドフラグ（Ｖ）を再びセットする。
このためＰ　ＨＡ　Ｓ　Ｅ−Ｂの動作が再実行され、そ
してＮＥＸＴ命令はＰＨＡＳＥ−ＡがＰＨＡＳＥ−Ｂに
移ることを禁止され無効となる。また、ＰＨＡＳＥ−Ｂ
Ｏ終シに、、（ＩＴＣ−１）−ＩＴＣを実行する。
■のフロー ＰＨＡＳＥ−Ｂの終シに（ＩＴＣ−１）を実行し、ＩＴ
Ｃレジスタ２０の内容が＠０＃でないとき、まだシング
ルループラッチ２４はＯＮであるため、ＰＨＡＳＥ−Ｂ
のバリッドフラグ（Ｖ）を再びセットし、ＮＥＸＴ命令
がＰＨＡＳＥ−ＡからＰＨＡＳＥ−Ｂに移るのを禁止す
る。
以降（ａの７０−まで■のフローを繰り返す。
■の７０− ”、ＰＨＡＳＥ−Ｂ　で、ＩＴＣＬ／ジスタ２０（７）
内容が−ｏ’となルア’ｃ　メ、ＡＮＤゲート２３から
ＥＮＤ　ループ信号ＯＮを生じ、シングルループラッチ
２４をリセットする。シングルループラッチがＯＦＦに
なるとダミーサイクルは終了し、ＮＥＸＴ命令がＰＨＡ
ＳＥ−ＡからＰＨＡＳＥ−Ｂへ移ることが許可される。
このようにして、予めＥＭフィールドに設定されている
任意の値について、（ＥＭ＋１）Ｘ２Ｘ（マシンサイク
ル）分だけのダミーサイクルが生成され、七の開時間保
障が与えられる。なお、ダミーサイクルの実現方法は、
上向に限られるものではなく、必要に応じて適切なもの
を作成することができる。
発明の効果 上述したように、本発明によれば、従来のマイクロプロ
グラム処理装置の機構内において、かつ単一のマイクロ
命令を挿入するのみで任意の時間保障を簡単に設定する
ことができる。
【図面の簡単な説明】
第１図はマイクロプログラムを用いたパイプラインの構
成を示す説明図、第２図は本実施例において使用される
制御回路の構成図、第３図はダミーサイクルの実施例を
示す動作タイミング図であるＯ 図中、ＩＶ１制御メモリアドレスレジスタ、２は制御メ
モリ、３乃至８はパイプラインを構成するＴＡＧ、１１
乃至１５ｆ′ｉ、それぞれＩＴＣＡ、ＥＭ。 ＰＢＬＣ，Ｅｌ、、ＩＴＣＢ制御フィールドのレジスタ
、１６乃至１９はデコーダ、２０はＩＴＣレジスタ、２
１はＩＴＣ零検出回路、２２は演算器、２３はＡＮＤゲ
ート、２４はシングルループラッチを示す０ 特許出願人　　富士通株式会社 代理人弁理士　　長谷用文廣 （外１名）

Claims (1)

    【特許請求の範囲】
  1. マイクロプログラム処理装置において、マイクロプログ
    ラム中の時間保障を与える必要のある任意の位置に、処
    理上無効なダミーサイクルを実行するマイクロ命令を挿
    入し、該ダミーサイクルの繰り返し回数を指定して、核
    ダミーサイクルの繰シ返し回数と当該処理装置のマシン
    サイクル時間との積の関数として保障時間を設定するこ
    とを特徴とする時間保障方式。
JP57110971A 1982-06-28 1982-06-28 マイクロプログラム処理装置における時間保障方式 Pending JPS59739A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP57110971A JPS59739A (ja) 1982-06-28 1982-06-28 マイクロプログラム処理装置における時間保障方式
KR1019830002837A KR860001933B1 (ko) 1982-06-28 1983-06-23 데이타 처리장치에 있어서의 타이밍 제어방식
ES523623A ES8405174A1 (es) 1982-06-28 1983-06-27 Sistema de control de temporizacion en un procesador de datos.
CA000431246A CA1208798A (en) 1982-06-28 1983-06-27 Timing control system in data processor
AU16276/83A AU541714B2 (en) 1982-06-28 1983-06-27 Timing control system
BR8303432A BR8303432A (pt) 1982-06-28 1983-06-27 Sistema de controle de temporizacao em processador de dados
EP83303680A EP0102697B1 (en) 1982-06-28 1983-06-27 A timing control system in a data processor
DE8383303680T DE3376698D1 (en) 1982-06-28 1983-06-27 A timing control system in a data processor
US06/508,503 US4566062A (en) 1982-06-28 1983-06-28 Timing control system in data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57110971A JPS59739A (ja) 1982-06-28 1982-06-28 マイクロプログラム処理装置における時間保障方式

Publications (1)

Publication Number Publication Date
JPS59739A true JPS59739A (ja) 1984-01-05

Family

ID=14549136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57110971A Pending JPS59739A (ja) 1982-06-28 1982-06-28 マイクロプログラム処理装置における時間保障方式

Country Status (9)

Country Link
US (1) US4566062A (ja)
EP (1) EP0102697B1 (ja)
JP (1) JPS59739A (ja)
KR (1) KR860001933B1 (ja)
AU (1) AU541714B2 (ja)
BR (1) BR8303432A (ja)
CA (1) CA1208798A (ja)
DE (1) DE3376698D1 (ja)
ES (1) ES8405174A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949249A (en) * 1987-04-10 1990-08-14 Prime Computer, Inc. Clock skew avoidance technique for pipeline processors
US5212783A (en) * 1988-06-13 1993-05-18 Digital Equipment Corporation System which directionally sums signals for identifying and resolving timing inconsistencies
JP2943464B2 (ja) * 1991-12-09 1999-08-30 松下電器産業株式会社 プログラム制御方法及びプログラム制御装置
US5649160A (en) * 1995-05-23 1997-07-15 Microunity Systems Engineering, Inc. Noise reduction in integrated circuits and circuit assemblies
US6910123B1 (en) * 2000-01-13 2005-06-21 Texas Instruments Incorporated Processor with conditional instruction execution based upon state of corresponding annul bit of annul code
JP4511461B2 (ja) * 2002-12-12 2010-07-28 エイアールエム リミテッド データ処理システムでの処理動作マスキング

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100540A (en) * 1980-12-15 1982-06-22 Nec Corp Microprogram controller

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3656123A (en) * 1970-04-16 1972-04-11 Ibm Microprogrammed processor with variable basic machine cycle lengths
IT1016854B (it) * 1974-08-21 1977-06-20 Olivetti & Co Spa Calcolatore elettronico di elabora zione dati
GB1536046A (en) * 1976-06-30 1978-12-20 Ibm Data processing system power control
US4379339A (en) * 1978-12-18 1983-04-05 Tokyo Shibaura Denki Kabushiki Kaisha Electronic timer
JPS55127606A (en) * 1979-03-23 1980-10-02 Nissan Motor Co Ltd Fail safe method of control computer
FR2466808A1 (fr) * 1979-09-28 1981-04-10 Ibm France Systeme pour controler la duree de l'intervalle de temps entre blocs dans un systeme de communication calculateur a calculateur

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100540A (en) * 1980-12-15 1982-06-22 Nec Corp Microprogram controller

Also Published As

Publication number Publication date
ES523623A0 (es) 1984-05-16
EP0102697A2 (en) 1984-03-14
AU541714B2 (en) 1985-01-17
CA1208798A (en) 1986-07-29
KR840005226A (ko) 1984-11-05
DE3376698D1 (en) 1988-06-23
BR8303432A (pt) 1984-02-07
EP0102697B1 (en) 1988-05-18
AU1627683A (en) 1984-01-05
EP0102697A3 (en) 1985-12-18
US4566062A (en) 1986-01-21
KR860001933B1 (ko) 1986-10-25
ES8405174A1 (es) 1984-05-16

Similar Documents

Publication Publication Date Title
US8516224B2 (en) Pipeline replay support for multicycle operations
JPS5983233A (ja) 可変サイクル・タイム・マイクロコンピユ−タ
JPS6243764A (ja) バス・ステ−ト制御回路
EP0378415A2 (en) Multiple instruction dispatch mechanism
US4747045A (en) Information processing apparatus having an instruction prefetch circuit
JPS59739A (ja) マイクロプログラム処理装置における時間保障方式
US3480917A (en) Arrangement for transferring between program sequences in a data processor
JPS6232504B2 (ja)
EP1177499B1 (en) Processor and method of executing instructions from several instruction sources
JPS5845052B2 (ja) ケイサンキセイギヨソウチ
JPH0588884A (ja) 状態モード設定方式
EP0372190A2 (en) System for accelerating execution of program instructions by a microprocessor
JP2758624B2 (ja) マイクロプログラムの調速方式
JPS59121540A (ja) 演算制御方式
JP2636074B2 (ja) マイクロプロセッサ
JPS6019017B2 (ja) デ−タ処理システム
JPS63280333A (ja) マイクロプログラム制御装置
JPS62174830A (ja) デ−タ処理装置
JPH0317135B2 (ja)
JPS61161509A (ja) 高速シ−ケンス演算方式及びその装置
JPS61118840A (ja) 電子計算機の制御方式
JPS6218933B2 (ja)
JPS62293435A (ja) デ−タプロセツサ
JPH04346129A (ja) プログラムリピート制御方法及びプログラムリピート制御装置
JPH01274254A (ja) データ処理装置