JPH04346129A - プログラムリピート制御方法及びプログラムリピート制御装置 - Google Patents
プログラムリピート制御方法及びプログラムリピート制御装置Info
- Publication number
- JPH04346129A JPH04346129A JP3118267A JP11826791A JPH04346129A JP H04346129 A JPH04346129 A JP H04346129A JP 3118267 A JP3118267 A JP 3118267A JP 11826791 A JP11826791 A JP 11826791A JP H04346129 A JPH04346129 A JP H04346129A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- counter
- repeat
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサにお
いて１つの命令の繰り返し実行を制御するプログラムリ
ピート制御方法及び装置に関するものである。
いて１つの命令の繰り返し実行を制御するプログラムリ
ピート制御方法及び装置に関するものである。
【０００２】
【従来の技術】近年、プログラムの高速実行、あるいは
命令メモリのワード数削減を目指し、例えば特公昭６２
−４２３０１号公報に示されているような、一旦フェッ
チした命令を繰り返し実行するプログラムリピート処理
装置が考案されている。
命令メモリのワード数削減を目指し、例えば特公昭６２
−４２３０１号公報に示されているような、一旦フェッ
チした命令を繰り返し実行するプログラムリピート処理
装置が考案されている。
【０００３】以下図面を参照しながら、上記した従来の
プログラムリピート制御装置の一例について説明する。
プログラムリピート制御装置の一例について説明する。
【０００４】図７は従来のプログラムリピート制御装置
のブロック図を示すものである。図７において、７１は
プログラム繰り返し実行回数（リピート回数と同義）を
カウントするリピートカウンタ、７２は命令を格納する
メモリ、７３はメモリ７２へアドレスを与えるプログラ
ムカウンタ、７４はプログラムメモリ７２の出力を一時
保持する命令レジスタ、７５は命令レジスタの出力をデ
コードし各種制御信号を出力する制御部である。
のブロック図を示すものである。図７において、７１は
プログラム繰り返し実行回数（リピート回数と同義）を
カウントするリピートカウンタ、７２は命令を格納する
メモリ、７３はメモリ７２へアドレスを与えるプログラ
ムカウンタ、７４はプログラムメモリ７２の出力を一時
保持する命令レジスタ、７５は命令レジスタの出力をデ
コードし各種制御信号を出力する制御部である。
【０００５】以上のように構成された従来のプログラム
リピート制御装置について、以下その動作について説明
する。まず図８に示すように、メモリ７２のｎ番地にリ
ピートカウンタセット命令８１、ｎ＋１番地に命令Ａ８
２、ｎ＋２番地に命令Ｂ８３をそれぞれ格納しておく。 この状態でプログラムカウンタ７３がｎとなるとリピー
トカウンタセット命令８１が命令レジスタ７４に格納さ
れると共に、命令コードに含まれるリピート回数（今の
場合７とする）がリピートカウンタ７１に格納される。 制御部７５は命令レジスタ７４の出力を受け、次に命令
レジスタ７４に格納される命令をリピートカウンタ７１
が零になるまで繰り返す制御を行なう。そこでプログラ
ムカウンタ７３がｎ＋１になり命令Ａ８２が命令レジス
タ７４に格納されると、図９に示すように命令Ａ８２が
７回実行されることになる。（特公昭６２−４２３０１
号公報）
リピート制御装置について、以下その動作について説明
する。まず図８に示すように、メモリ７２のｎ番地にリ
ピートカウンタセット命令８１、ｎ＋１番地に命令Ａ８
２、ｎ＋２番地に命令Ｂ８３をそれぞれ格納しておく。 この状態でプログラムカウンタ７３がｎとなるとリピー
トカウンタセット命令８１が命令レジスタ７４に格納さ
れると共に、命令コードに含まれるリピート回数（今の
場合７とする）がリピートカウンタ７１に格納される。 制御部７５は命令レジスタ７４の出力を受け、次に命令
レジスタ７４に格納される命令をリピートカウンタ７１
が零になるまで繰り返す制御を行なう。そこでプログラ
ムカウンタ７３がｎ＋１になり命令Ａ８２が命令レジス
タ７４に格納されると、図９に示すように命令Ａ８２が
７回実行されることになる。（特公昭６２−４２３０１
号公報）
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では図９に示すように、リピートカウンタセッ
ト命令の実行サイクルが陽に現われてくる。一方ディジ
タル信号処理プロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎ
ａｌ Ｐｒｏｃｅｓｓｏｒ、以下ＤＳＰと記す）では
、１つの命令あるいは命令群を数千回繰り返し実行する
ことが多いが、従来のプログラムリピート制御装置を用
いると上述のようにリピートカウンタセット命令のよう
な非演算命令の実行にも数千マシンサイクル消費してし
まい、これがＤＳＰの目的である高速演算への大きな妨
げになるという問題点を有していた。
うな構成では図９に示すように、リピートカウンタセッ
ト命令の実行サイクルが陽に現われてくる。一方ディジ
タル信号処理プロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎ
ａｌ Ｐｒｏｃｅｓｓｏｒ、以下ＤＳＰと記す）では
、１つの命令あるいは命令群を数千回繰り返し実行する
ことが多いが、従来のプログラムリピート制御装置を用
いると上述のようにリピートカウンタセット命令のよう
な非演算命令の実行にも数千マシンサイクル消費してし
まい、これがＤＳＰの目的である高速演算への大きな妨
げになるという問題点を有していた。
【０００７】本発明は上記問題点に鑑み、リピートカウ
ンタセット命令実行サイクルを実質上０サイクルとする
プログラムリピート処理装置を提供する事を目的とする
。
ンタセット命令実行サイクルを実質上０サイクルとする
プログラムリピート処理装置を提供する事を目的とする
。
【０００８】
【課題を解決するための手段】本発明は、繰り返し実行
対象となる第１の命令と前記第１の命令の次番地に格納
され前記第１の命令の繰り返し実行を指示する第２の命
令を少なくとも記憶するメモリと、前記メモリにアドレ
ス信号を与えるプログラムカウンタと、前記プログラム
カウンタが示す前記メモリの内容を一時記憶する命令レ
ジスタと前記命令レジスタの出力をデコードし各種の制
御信号を出力するデコーダと、前記デコーダの出力を一
時保持するレジスタと、前記第２の命令によりプリセッ
トされ前記第１の命令の実行終了毎にその値を１ずつ減
じるカウンタと、前記デコーダで前記第２の命令以外が
デコードされた時は、前記プログラムカウンタへは内容
のインクリメントを、前記命令レジスタには前記メモリ
出力の取り込みを、前記レジスタには前記デコード出力
の取り込みを指示し、前記デコーダで前記第２の命令が
デコードされた時は、これ以降の前記プログラムカウン
タへは内容のインクリメント禁止を、前記命令レジスタ
には前記メモリ出力の取り込み禁止を、前記レジスタに
はこれ以降の前記デコード出力の取り込み禁止を指示し
、さらに前記第２の命令の実行サイクルでは前記カウン
タへ前記第１の命令で指示される繰り返し回数の書き込
みを指示し、前記カウンタが前記第１の命令の実行終了
毎にその値を１ずつ減じた結果規定回数の繰り返しを行
なったことを示した場合、前記プログラムカウンタへは
内容のインクリメント動作の再開を、前記命令レジスタ
には前記メモリ出力の取り込み動作の再開を、前記レジ
スタには前記デコード出力の取り込み動作再開を指示す
る制御手段とを備えたプログラムリピート制御装置であ
る。
対象となる第１の命令と前記第１の命令の次番地に格納
され前記第１の命令の繰り返し実行を指示する第２の命
令を少なくとも記憶するメモリと、前記メモリにアドレ
ス信号を与えるプログラムカウンタと、前記プログラム
カウンタが示す前記メモリの内容を一時記憶する命令レ
ジスタと前記命令レジスタの出力をデコードし各種の制
御信号を出力するデコーダと、前記デコーダの出力を一
時保持するレジスタと、前記第２の命令によりプリセッ
トされ前記第１の命令の実行終了毎にその値を１ずつ減
じるカウンタと、前記デコーダで前記第２の命令以外が
デコードされた時は、前記プログラムカウンタへは内容
のインクリメントを、前記命令レジスタには前記メモリ
出力の取り込みを、前記レジスタには前記デコード出力
の取り込みを指示し、前記デコーダで前記第２の命令が
デコードされた時は、これ以降の前記プログラムカウン
タへは内容のインクリメント禁止を、前記命令レジスタ
には前記メモリ出力の取り込み禁止を、前記レジスタに
はこれ以降の前記デコード出力の取り込み禁止を指示し
、さらに前記第２の命令の実行サイクルでは前記カウン
タへ前記第１の命令で指示される繰り返し回数の書き込
みを指示し、前記カウンタが前記第１の命令の実行終了
毎にその値を１ずつ減じた結果規定回数の繰り返しを行
なったことを示した場合、前記プログラムカウンタへは
内容のインクリメント動作の再開を、前記命令レジスタ
には前記メモリ出力の取り込み動作の再開を、前記レジ
スタには前記デコード出力の取り込み動作再開を指示す
る制御手段とを備えたプログラムリピート制御装置であ
る。
【０００９】
【作用】本発明は上記した構成によって、前記メモリに
繰り返し処理対象となる第１の命令実行開始した後に、
これと並行して前記第１の命令の繰り返し実行を指示す
る前記第２の命令と前記制御手段による前記第１の命令
の繰り返し実行制御を行う。
繰り返し処理対象となる第１の命令実行開始した後に、
これと並行して前記第１の命令の繰り返し実行を指示す
る前記第２の命令と前記制御手段による前記第１の命令
の繰り返し実行制御を行う。
【００１０】
【実施例】 以下本発明の一実施例のプログラムリピ
ート制御装置について、図面を参照しながら説明する。
ート制御装置について、図面を参照しながら説明する。
【００１１】図１は本発明の実施例におけるプログラム
リピート制御装置のブロック図を示すものであるが、こ
の装置は図２に示したように、φ１、φ２の２相クロッ
クで動作する。図１において、１は命令を記憶するメモ
リ、２はメモリ１にアドレス信号を与え、φ１クロック
の立ち上がりで内容がインクリメントされるプログラム
カウンタ、３はメモリ１の出力をクロックφ１の立ち上
がりで取り込む命令レジスタ、４は命令レジスタ３の出
力をデコードするデコーダ、５はデコーダ４の出力をク
ロックφ１の立ち上がりで取り込むデコーダレジスタ、
６はデコーダレジスタ５の出力である各種制御信号、７
は命令レジスタ３の一部の出力をクロックφ２の立ち上
がりで取り込むラッチ、８はラッチ７の出力を初期値と
し、クロックφ１の立ち上がりでカウントダウンするリ
ピートカウンタ、９はリピートカウンタ８の内容が零に
なった時”１”となる零検出信号、１０はデコーダ４が
後述のリピートカウンタセット命令３２をデコードした
時”１”となる命令検出信号、１１は零検出信号９、命
令検出信号１０を入力としクロックφ２の立ち上がりで
内部状態を変化させ、カウンタ８へは後述のプリセット
信号１２、カウント許可信号１３を、後述のゲート１６
へは後述の更新禁止信号１４を、後述のゲート１７へは
後述のデコーダレジスタ更新禁止信号１５を出力するリ
ピート制御部、１２はリピートカウンタ８に、ラッチ７
の出力をクロックφ１の立ち上がりで取り込むことを指
示するプリセット信号、１３はリピートカウンタ８に、
クロックφ１の立ち上がりでカウントダウンを行なうこ
とを指示するカウント許可信号、１４はプログラムカウ
ンタ２及び命令レジスタ３が内容を更新することを禁止
する更新禁止信号、１５はデコーダレジスタ５が内容を
更新することを禁止するデコーダレジスタ更新禁止信号
、１６は更新禁止信号１４とクロックφ１の論理積をと
りその結果をプログラムカウンタ２、命令レジスタ３に
出力するゲート、１７はデコーダレジスタ更新禁止信号
１５とクロックφ１の論理積をとりその結果をデコーダ
レジスタ５に出力するゲートである。
リピート制御装置のブロック図を示すものであるが、こ
の装置は図２に示したように、φ１、φ２の２相クロッ
クで動作する。図１において、１は命令を記憶するメモ
リ、２はメモリ１にアドレス信号を与え、φ１クロック
の立ち上がりで内容がインクリメントされるプログラム
カウンタ、３はメモリ１の出力をクロックφ１の立ち上
がりで取り込む命令レジスタ、４は命令レジスタ３の出
力をデコードするデコーダ、５はデコーダ４の出力をク
ロックφ１の立ち上がりで取り込むデコーダレジスタ、
６はデコーダレジスタ５の出力である各種制御信号、７
は命令レジスタ３の一部の出力をクロックφ２の立ち上
がりで取り込むラッチ、８はラッチ７の出力を初期値と
し、クロックφ１の立ち上がりでカウントダウンするリ
ピートカウンタ、９はリピートカウンタ８の内容が零に
なった時”１”となる零検出信号、１０はデコーダ４が
後述のリピートカウンタセット命令３２をデコードした
時”１”となる命令検出信号、１１は零検出信号９、命
令検出信号１０を入力としクロックφ２の立ち上がりで
内部状態を変化させ、カウンタ８へは後述のプリセット
信号１２、カウント許可信号１３を、後述のゲート１６
へは後述の更新禁止信号１４を、後述のゲート１７へは
後述のデコーダレジスタ更新禁止信号１５を出力するリ
ピート制御部、１２はリピートカウンタ８に、ラッチ７
の出力をクロックφ１の立ち上がりで取り込むことを指
示するプリセット信号、１３はリピートカウンタ８に、
クロックφ１の立ち上がりでカウントダウンを行なうこ
とを指示するカウント許可信号、１４はプログラムカウ
ンタ２及び命令レジスタ３が内容を更新することを禁止
する更新禁止信号、１５はデコーダレジスタ５が内容を
更新することを禁止するデコーダレジスタ更新禁止信号
、１６は更新禁止信号１４とクロックφ１の論理積をと
りその結果をプログラムカウンタ２、命令レジスタ３に
出力するゲート、１７はデコーダレジスタ更新禁止信号
１５とクロックφ１の論理積をとりその結果をデコーダ
レジスタ５に出力するゲートである。
【００１２】また図３はメモリ１の内容を示すものであ
って、ｎ番地には繰り返し実行対象となる命令Ａ３１が
、ｎ＋１番地にはｎ番地の命令の繰り返し実行を指示す
るリピートカウンタセット命令３２が、ｎ＋２、ｎ＋３
番地にはそれぞれ１回づつ実行される命令Ｂ３３、命令
Ｃ３４が格納されている。
って、ｎ番地には繰り返し実行対象となる命令Ａ３１が
、ｎ＋１番地にはｎ番地の命令の繰り返し実行を指示す
るリピートカウンタセット命令３２が、ｎ＋２、ｎ＋３
番地にはそれぞれ１回づつ実行される命令Ｂ３３、命令
Ｃ３４が格納されている。
【００１３】さらに図４はリピート制御部１１の内部状
態変化を示している。リピート制御部１１は、待ち状態
４１、リピートカウンタセット状態１２、リピートカウ
ンタカウントダウン状態４３の、３つの内部状態を持つ
。待ち状態４１からリピートカウンタセット状態４２へ
の遷移は、デコーダ４がリピートカウンタセット命令３
２を検出したことを示す命令検出信号１０が”１”の時
のクロックφ２で行なわれる。リピートカウンタセット
状態４２からリピートカウンタカウントダウンセット状
態４３への遷移はクロックφ２で無条件に行なわれる。 リピートカウンタカウントダウンセット状態４３から待
ち状態４１への遷移は、リピートカウンタ８の内容が零
である事を示す零検出信号９が”１”の時のクロックφ
２で行なわれる。またそれぞれの状態で、リピート制御
部１１の出力信号は図５に示すようになる。
態変化を示している。リピート制御部１１は、待ち状態
４１、リピートカウンタセット状態１２、リピートカウ
ンタカウントダウン状態４３の、３つの内部状態を持つ
。待ち状態４１からリピートカウンタセット状態４２へ
の遷移は、デコーダ４がリピートカウンタセット命令３
２を検出したことを示す命令検出信号１０が”１”の時
のクロックφ２で行なわれる。リピートカウンタセット
状態４２からリピートカウンタカウントダウンセット状
態４３への遷移はクロックφ２で無条件に行なわれる。 リピートカウンタカウントダウンセット状態４３から待
ち状態４１への遷移は、リピートカウンタ８の内容が零
である事を示す零検出信号９が”１”の時のクロックφ
２で行なわれる。またそれぞれの状態で、リピート制御
部１１の出力信号は図５に示すようになる。
【００１４】さらに図６には図１に示したプログラムリ
ピート装置を構成する各要素の状態及び各信号の動きを
示す。図６には以降の説明で使用するサイクル番号を示
しているが、各サイクルは図２に示したようにφ１、φ
２の２つのクロックで構成される。
ピート装置を構成する各要素の状態及び各信号の動きを
示す。図６には以降の説明で使用するサイクル番号を示
しているが、各サイクルは図２に示したようにφ１、φ
２の２つのクロックで構成される。
【００１５】以上のように構成されたプログラムリピー
ト制御装置について、以下図１及び図３、図４、図５、
図６を用い、図６に示したサイクル番号を基準にしてそ
の動作を説明する。 （１）サイクル番号＝１ ・プログラムカウンタ２：クロックφ１でインクリメン
トされ内容はｎとなる。 ・メモリ１：ｎ番地のアクセスを行なう。 （２）サイクル番号＝２ ・プログラムカウンタ２：クロックφ１でインクリメン
トされ内容はｎ＋１となる。 ・メモリ１：ｎ＋１番地のアクセスを行なう。 ・命令レジスタ３：クロックφ１で、前サイクルでアク
セスしたｎ番地の内容である命令Ａ３１を取り込む。 ・デコーダ４：命令Ａ３１のデコード処理を行なう。 （３）サイクル番号＝３ ・プログラムカウンタ２：クロックφ１でインクリメン
トされ内容はｎ＋２となる。 ・メモリ１：ｎ＋２番地のアクセスを行なう。 ・命令レジスタ３：クロックφ１で、前サイクルでアク
セスしたｎ＋１番地の内容であるリピートカウンタセッ
ト命令３２を取り込む。 ・デコーダ４：リピートカウンタセット命令３２のデコ
ード処理を行なった結果、命令検出信号１０を”１”と
する。 ・デコーダレジスタ５：前サイクルでデコーダ４でデコ
ードした命令Ａ３１のデコード結果をクロックφ１で取
り込む。その結果、各種制御信号６の中のいくつかが能
動となり、命令Ａ３１が実行される。 ・リピート制御部１１：命令検出信号１０が”１”とな
るので、クロックφ２で内部状態を待ち状態４１からリ
ピートカウンタセット状態４２に変化。その結果リピー
ト制御部の出力は図５中のリピートカウンタセット状態
に示したものとなる。 ・ラッチ７：命令レジスタ３に格納されているリピート
カウンタセット命令３２の中からリピート回数を示す部
分をクロックφ２で取り込む。 （４）サイクル番号＝４ ・プログラムカウンタ２：クロックφ１でインクリメン
トされ内容はｎ＋３となる。 ・メモリ１：ｎ＋３番地のアクセスを行なう。 ・命令レジスタ３：クロックφ１で、前サイクルでアク
セスしたｎ＋２番地の内容である命令Ｂ３３を取り込む
。 ・デコーダ４：命令Ｂ３３のデコード処理を行なう。 ・デコーダレジスタ５：デコーダレジスタ更新禁止信号
１５が”１”であるのでゲート１７でクロックφ１がブ
ロックされる。そこでデコーダレジスタ５の内容は前サ
イクルの状態、すなわち命令Ａ３１のデコード結果を保
つ。従って前サイクルに引き続いて命令Ａ３１が実行さ
れる。 ・リピートカウンタ８：プリセット信号１２が”１”で
あるのでクロックφ１でラッチ７が保持している値３を
取り込む。 ・リピート制御部１１：クロックφ２で内部状態がリピ
ートカウンタセット状態４１からリピートカウンタカウ
ントダウン状態４３に変化。その結果リピート制御部の
出力は図５中のリピートカウンタカウントダウン状態に
示したものとなる。 （４）サイクル番号＝５〜６ ・プログラムカウンタ２：更新禁止信号１４が”１”で
あるのでゲート１６でクロックφ１はブロックされる。 そこでプログラムカウンタ２の内容は変化せずｎ＋３を
保つ。 ・メモリ１：ｎ＋３番地のアクセスを行なう。 ・命令レジスタ３：更新禁止信号１４が”１”であるの
でゲート１６でクロックφ１はブロックされる。そこで
命令レジスタ３の内容は変化せず命令Ｂ３３を保つ。 ・デコーダ４：命令Ｂ３３のデコード処理を行なう。 ・デコーダレジスタ５：デコーダレジスタ更新禁止信号
１５が”１”であるのでゲート１７でクロックφ１がブ
ロックされる。そこでデコーダレジスタ５の内容は前サ
イクルの状態、すなわち命令Ａ３１のデコード結果を保
つ。従って前サイクルに引き続いて命令Ａ３１が実行さ
れる。 ・リピートカウンタ８：カウント許可信号１３が”１”
であるのでクロックφ１でカウントダウンを行なう。 ・リピート制御部１１：リピートカウンタ８の内容が零
になったことを示す零検出信号９が”０”であるので内
部状態変化はない。そこでその出力も前サイクルの状態
と同じになる。 （５）サイクル番号＝７ ・プログラムカウンタ２：更新禁止信号１４が”１”で
あるのでゲート１６でクロックφ１はブロックされる。 そこでプログラムカウンタ２の内容は変化せずｎ＋３を
保つ。 ・メモリ１：ｎ＋３番地のアクセスを行なう。 ・命令レジスタ３：更新禁止信号１４が”１”であるの
でゲート１６でクロックφ１はブロックされる。そこで
命令レジスタ３の内容は変化せず命令Ｂ３３を保つ。 ・デコーダ４：命令Ｂ３３のデコード処理を行なう。 ・デコーダレジスタ５：デコーダレジスタ更新禁止信号
１５が”１”であるのでゲート１７でクロックφ１がブ
ロックされる。そこでデコーダレジスタ５の内容は前サ
イクルの状態、すなわち命令Ａ３１のデコード結果を保
つ。従って前サイクルに引き続いて命令Ａ３１が実行さ
れる。 ・リピートカウンタ８：カウント許可信号１３が”１”
であるのでクロックφ１でカウントダウンを行なうが、
今回はその結果内容が零となるので零検出信号９を”１
”とする。 ・リピート制御部１１：零検出信号９が”１”であるの
でクロックφ２で内部状態は待ち状態４１に変化する。 そこでその出力は図５の待ち状態に示したものとなる。 （６）サイクル番号＝８ ・プログラムカウンタ２：更新禁止信号１４が”０”と
なったのでカウントアップを再開する。そこでプログラ
ムカウンタ２の内容はｎ＋４となる。 ・メモリ１：ｎ＋４番地のアクセスを行なう。 ・命令レジスタ３：更新禁止信号１４が”０となったの
で、メモリ１出力のクロックφ１での命令レジスタ３出
力の取り込みを再開する。その結果内容は命令Ｃ３４と
なる。 ・デコーダ４：命令Ｃ３４のデコード処理を行なう。 ・デコーダレジスタ５：デコーダレジスタ更新禁止信号
１５が”０”となったのでデコーダ４出力のデコーダレ
ジスタ５への取り込みを再開する。その結果、内容は命
令Ｂ３３のデコード結果となり、命令Ｂ３３が実行され
ることになる。 ・リピートカウンタ８：リピートカウンタ８への制御信
号が全て”０”であるので、一切の動作はしない。 ・リピート制御部１１：命令検出信号１０が”０”であ
るので図５の待ち状態を保つ。 （７）サイクル番号＝９ ・プログラムカウンタ２：クロックφ１でプログラムカ
ウンタがインクリメントされ、その内容はｎ＋５となる
。 ・メモリ１：ｎ＋５番地のアクセスを行なう。 ・命令レジスタ３：クロックφ１でメモリ１の出力を取
り込む。 ・デコーダ４：命令レジスタ３の出力のデコード処理を
行なう。 ・デコーダレジスタ５：クロックφ１でデコーダ４の出
力である命令Ｃ３４のデコード結果を取り込む。従って
命令Ｃ３４が実行されることになる。
ト制御装置について、以下図１及び図３、図４、図５、
図６を用い、図６に示したサイクル番号を基準にしてそ
の動作を説明する。 （１）サイクル番号＝１ ・プログラムカウンタ２：クロックφ１でインクリメン
トされ内容はｎとなる。 ・メモリ１：ｎ番地のアクセスを行なう。 （２）サイクル番号＝２ ・プログラムカウンタ２：クロックφ１でインクリメン
トされ内容はｎ＋１となる。 ・メモリ１：ｎ＋１番地のアクセスを行なう。 ・命令レジスタ３：クロックφ１で、前サイクルでアク
セスしたｎ番地の内容である命令Ａ３１を取り込む。 ・デコーダ４：命令Ａ３１のデコード処理を行なう。 （３）サイクル番号＝３ ・プログラムカウンタ２：クロックφ１でインクリメン
トされ内容はｎ＋２となる。 ・メモリ１：ｎ＋２番地のアクセスを行なう。 ・命令レジスタ３：クロックφ１で、前サイクルでアク
セスしたｎ＋１番地の内容であるリピートカウンタセッ
ト命令３２を取り込む。 ・デコーダ４：リピートカウンタセット命令３２のデコ
ード処理を行なった結果、命令検出信号１０を”１”と
する。 ・デコーダレジスタ５：前サイクルでデコーダ４でデコ
ードした命令Ａ３１のデコード結果をクロックφ１で取
り込む。その結果、各種制御信号６の中のいくつかが能
動となり、命令Ａ３１が実行される。 ・リピート制御部１１：命令検出信号１０が”１”とな
るので、クロックφ２で内部状態を待ち状態４１からリ
ピートカウンタセット状態４２に変化。その結果リピー
ト制御部の出力は図５中のリピートカウンタセット状態
に示したものとなる。 ・ラッチ７：命令レジスタ３に格納されているリピート
カウンタセット命令３２の中からリピート回数を示す部
分をクロックφ２で取り込む。 （４）サイクル番号＝４ ・プログラムカウンタ２：クロックφ１でインクリメン
トされ内容はｎ＋３となる。 ・メモリ１：ｎ＋３番地のアクセスを行なう。 ・命令レジスタ３：クロックφ１で、前サイクルでアク
セスしたｎ＋２番地の内容である命令Ｂ３３を取り込む
。 ・デコーダ４：命令Ｂ３３のデコード処理を行なう。 ・デコーダレジスタ５：デコーダレジスタ更新禁止信号
１５が”１”であるのでゲート１７でクロックφ１がブ
ロックされる。そこでデコーダレジスタ５の内容は前サ
イクルの状態、すなわち命令Ａ３１のデコード結果を保
つ。従って前サイクルに引き続いて命令Ａ３１が実行さ
れる。 ・リピートカウンタ８：プリセット信号１２が”１”で
あるのでクロックφ１でラッチ７が保持している値３を
取り込む。 ・リピート制御部１１：クロックφ２で内部状態がリピ
ートカウンタセット状態４１からリピートカウンタカウ
ントダウン状態４３に変化。その結果リピート制御部の
出力は図５中のリピートカウンタカウントダウン状態に
示したものとなる。 （４）サイクル番号＝５〜６ ・プログラムカウンタ２：更新禁止信号１４が”１”で
あるのでゲート１６でクロックφ１はブロックされる。 そこでプログラムカウンタ２の内容は変化せずｎ＋３を
保つ。 ・メモリ１：ｎ＋３番地のアクセスを行なう。 ・命令レジスタ３：更新禁止信号１４が”１”であるの
でゲート１６でクロックφ１はブロックされる。そこで
命令レジスタ３の内容は変化せず命令Ｂ３３を保つ。 ・デコーダ４：命令Ｂ３３のデコード処理を行なう。 ・デコーダレジスタ５：デコーダレジスタ更新禁止信号
１５が”１”であるのでゲート１７でクロックφ１がブ
ロックされる。そこでデコーダレジスタ５の内容は前サ
イクルの状態、すなわち命令Ａ３１のデコード結果を保
つ。従って前サイクルに引き続いて命令Ａ３１が実行さ
れる。 ・リピートカウンタ８：カウント許可信号１３が”１”
であるのでクロックφ１でカウントダウンを行なう。 ・リピート制御部１１：リピートカウンタ８の内容が零
になったことを示す零検出信号９が”０”であるので内
部状態変化はない。そこでその出力も前サイクルの状態
と同じになる。 （５）サイクル番号＝７ ・プログラムカウンタ２：更新禁止信号１４が”１”で
あるのでゲート１６でクロックφ１はブロックされる。 そこでプログラムカウンタ２の内容は変化せずｎ＋３を
保つ。 ・メモリ１：ｎ＋３番地のアクセスを行なう。 ・命令レジスタ３：更新禁止信号１４が”１”であるの
でゲート１６でクロックφ１はブロックされる。そこで
命令レジスタ３の内容は変化せず命令Ｂ３３を保つ。 ・デコーダ４：命令Ｂ３３のデコード処理を行なう。 ・デコーダレジスタ５：デコーダレジスタ更新禁止信号
１５が”１”であるのでゲート１７でクロックφ１がブ
ロックされる。そこでデコーダレジスタ５の内容は前サ
イクルの状態、すなわち命令Ａ３１のデコード結果を保
つ。従って前サイクルに引き続いて命令Ａ３１が実行さ
れる。 ・リピートカウンタ８：カウント許可信号１３が”１”
であるのでクロックφ１でカウントダウンを行なうが、
今回はその結果内容が零となるので零検出信号９を”１
”とする。 ・リピート制御部１１：零検出信号９が”１”であるの
でクロックφ２で内部状態は待ち状態４１に変化する。 そこでその出力は図５の待ち状態に示したものとなる。 （６）サイクル番号＝８ ・プログラムカウンタ２：更新禁止信号１４が”０”と
なったのでカウントアップを再開する。そこでプログラ
ムカウンタ２の内容はｎ＋４となる。 ・メモリ１：ｎ＋４番地のアクセスを行なう。 ・命令レジスタ３：更新禁止信号１４が”０となったの
で、メモリ１出力のクロックφ１での命令レジスタ３出
力の取り込みを再開する。その結果内容は命令Ｃ３４と
なる。 ・デコーダ４：命令Ｃ３４のデコード処理を行なう。 ・デコーダレジスタ５：デコーダレジスタ更新禁止信号
１５が”０”となったのでデコーダ４出力のデコーダレ
ジスタ５への取り込みを再開する。その結果、内容は命
令Ｂ３３のデコード結果となり、命令Ｂ３３が実行され
ることになる。 ・リピートカウンタ８：リピートカウンタ８への制御信
号が全て”０”であるので、一切の動作はしない。 ・リピート制御部１１：命令検出信号１０が”０”であ
るので図５の待ち状態を保つ。 （７）サイクル番号＝９ ・プログラムカウンタ２：クロックφ１でプログラムカ
ウンタがインクリメントされ、その内容はｎ＋５となる
。 ・メモリ１：ｎ＋５番地のアクセスを行なう。 ・命令レジスタ３：クロックφ１でメモリ１の出力を取
り込む。 ・デコーダ４：命令レジスタ３の出力のデコード処理を
行なう。 ・デコーダレジスタ５：クロックφ１でデコーダ４の出
力である命令Ｃ３４のデコード結果を取り込む。従って
命令Ｃ３４が実行されることになる。
【００１６】以上のように本実施例のよれば、メモリ１
には、リピート処理対象となる命令Ａ３１の後にリピー
ト処理制御命令であるリピートカウンタセット命令３２
を置き、デコーダレジスタ５、リピートカウンタ８、命
令検出信号１０、リピート制御部１１、ゲート１６、１
７を設けることにより、命令Ａ３１の実行とリピートカ
ウンタセット命令３２の実行を並行して行なうことで、
リピートカウンタセット命令３２の実行を実質上０サイ
クルとすることができる。
には、リピート処理対象となる命令Ａ３１の後にリピー
ト処理制御命令であるリピートカウンタセット命令３２
を置き、デコーダレジスタ５、リピートカウンタ８、命
令検出信号１０、リピート制御部１１、ゲート１６、１
７を設けることにより、命令Ａ３１の実行とリピートカ
ウンタセット命令３２の実行を並行して行なうことで、
リピートカウンタセット命令３２の実行を実質上０サイ
クルとすることができる。
【００１７】なお、本実施例において、リピート回数は
リピートカウンタセット命令３２に含まれているものと
したが、ここには図示していないレジスタから与えても
よい。
リピートカウンタセット命令３２に含まれているものと
したが、ここには図示していないレジスタから与えても
よい。
【００１８】
【発明の効果】以上のように本発明は、メモリにリピー
ト処理対象となる命令の後にリピート処理制御命令であ
るリピートカウンタセット命令を置き、デコーダレジス
タ、リピートカウンタ、リピート制御部を設けることに
より、命令の実行とリピートカウンタセット命令の実行
を並行して行ない、リピートカウンタセット命令の実行
を実質上０サイクルとすることができる。
ト処理対象となる命令の後にリピート処理制御命令であ
るリピートカウンタセット命令を置き、デコーダレジス
タ、リピートカウンタ、リピート制御部を設けることに
より、命令の実行とリピートカウンタセット命令の実行
を並行して行ない、リピートカウンタセット命令の実行
を実質上０サイクルとすることができる。
【図１】本発明の実施例におけるプログラムリピート処
理装置のブロック図である。
理装置のブロック図である。
【図２】同実施例において使用するクロックを示す図で
ある。
ある。
【図３】同実施例におけるメモリ１の内容を示す図であ
る。
る。
【図４】同実施例におけるリピート制御部１１の内部状
態遷移を示す図である。
態遷移を示す図である。
【図５】同実施例におけるリピート制御部１１の出力を
示す図である。
示す図である。
【図６】同実施例における動作説明のための命令実行過
程を示す図である。
程を示す図である。
【図７】従来のプログラムリピート処理装置のブロック
図である。
図である。
【図８】同従来例におけるメモリ７２の内容を示す図で
ある。
ある。
【図９】同従来例における動作説明のための命令実行過
程を示す図である。
程を示す図である。
１ メモリ
２ プログラムカウンタ
３ 命令レジスタ
４ デコーダ
５ デコーダレジスタ
８ リピートカウンタ
１１ リピート制御部
１６ ゲート
１７ ゲート
Claims (2)
- 【請求項１】 命令フェッチステージ、デコードステ
ージ、実行ステージをパイプライン処理し、サイクルｎ
のデコードステージでの命令デコードの結果、その命令
が現在実行ステージにある命令のｍ回繰り返し実行を指
示している場合、サイクルｎ＋１以降の実行ステージで
はサイクルｎの実行ステージで行なっていた処理をｍ回
繰り返し実行するプログラムリピート制御方法。 - 【請求項２】 繰り返し実行対象となる第１の命令と
前記第１の命令の次番地に格納され前記第１の命令の繰
り返し実行を指示する第２の命令とを少なくとも記憶す
るメモリと、前記メモリにアドレス信号を与えるプログ
ラムカウンタと、前記プログラムカウンタが示す前記メ
モリの内容を一時記憶する命令レジスタと、前記命令レ
ジスタの出力をデコードし各種の制御信号を出力するデ
コーダと、前記デコーダの出力を一時保持するレジスタ
と、前記第２の命令によりプリセットされ前記第１の命
令の実行終了毎にその値を１ずつ減じるカウンタと、前
記デコーダで前記第２の命令以外がデコードされた時は
、前記プログラムカウンタへは内容のインクリメントを
、前記命令レジスタには前記メモリ出力の取り込みを、
前記レジスタには前記デコード出力の取り込みを指示し
、前記デコーダで前記第２の命令がデコードされた時は
、これ以降の前記プログラムカウンタへは内容のインク
リメント禁止を、前記命令レジスタには前記メモリ出力
の取り込み禁止を、前記レジスタにはこれ以降の前記デ
コード出力の取り込み禁止を指示し、さらに前記第２の
命令の実行サイクルでは前記カウンタへ前記第１の命令
で指示される繰り返し回数の書き込みを指示し、前記カ
ウンタが前記第１の命令の実行終了毎にその値を１ずつ
減じた結果規定回数の繰り返しを行なったことを示した
場合、前記プログラムカウンタへは内容のインクリメン
ト動作の再開を、前記命令レジスタには前記メモリ出力
の取り込み動作の再開を、前記レジスタには前記デコー
ド出力の取り込み動作再開を指示する制御手段とを備え
たことを特徴とするプログラムリピート制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11826791A JP2833259B2 (ja) | 1991-05-23 | 1991-05-23 | プログラムリピート制御方法及びプログラムリピート制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11826791A JP2833259B2 (ja) | 1991-05-23 | 1991-05-23 | プログラムリピート制御方法及びプログラムリピート制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04346129A true JPH04346129A (ja) | 1992-12-02 |
| JP2833259B2 JP2833259B2 (ja) | 1998-12-09 |
Family
ID=14732409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11826791A Expired - Fee Related JP2833259B2 (ja) | 1991-05-23 | 1991-05-23 | プログラムリピート制御方法及びプログラムリピート制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833259B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011024993A (ja) | 2009-06-30 | 2011-02-10 | Sanyo Product Co Ltd | スロットマシン及び遊技機 |
-
1991
- 1991-05-23 JP JP11826791A patent/JP2833259B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2833259B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2943464B2 (ja) | プログラム制御方法及びプログラム制御装置 | |
| US6957323B2 (en) | Operand file using pointers and reference counters and a method of use | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| JPH0760388B2 (ja) | パイプライン制御回路 | |
| JPH04346129A (ja) | プログラムリピート制御方法及びプログラムリピート制御装置 | |
| JPS6242301B2 (ja) | ||
| JPS59739A (ja) | マイクロプログラム処理装置における時間保障方式 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPH0377137A (ja) | 情報処理装置 | |
| JP3531856B2 (ja) | プログラム制御方法及びプログラム制御装置 | |
| JP2783285B2 (ja) | 情報処理装置 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JPH07182165A (ja) | コミット条件付き命令の処理方法およびその装置 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JP2504263B2 (ja) | デ―タ処理装置 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPH04370832A (ja) | プロセッサ回路 | |
| JP2001134448A (ja) | 情報処理装置及び割込み処理方法 | |
| JPS61118840A (ja) | 電子計算機の制御方式 | |
| JPH05250156A (ja) | Ｒｉｓｃプロセッサ | |
| JPS6019018B2 (ja) | デ−タ処理システム | |
| JPH0916399A (ja) | 計算機 | |
| JPH09330234A (ja) | 割り込み処理方法およびマイクロプロセッサ | |
| JPS6299832A (ja) | 計算機制御方式 | |
| JPH11203136A (ja) | 情報処理装置および記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |