JPS5975635A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5975635A JPS5975635A JP57185588A JP18558882A JPS5975635A JP S5975635 A JPS5975635 A JP S5975635A JP 57185588 A JP57185588 A JP 57185588A JP 18558882 A JP18558882 A JP 18558882A JP S5975635 A JPS5975635 A JP S5975635A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- high temperature
- impurity
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＯＶ Ｄにより形成された酸化絶縁膜を微１１
１１加工する工程を含む半導体装置の製造方法に関する
。
１１加工する工程を含む半導体装置の製造方法に関する
。
半導体装置製造工程において、被着絶縁膜、特にｒヒ学
的気相成長法（以下ＯＶＤ法と記す）Ｉこよる酸化珪素
膜は不純物拡散もしくは注入工程のマスクとしであるい
は保瞳絶縁膜として頻繁に用いられる。ＯＶＤ酸化珪素
膜の特徴は、熱酸化膜に比べて３００℃乃至４００℃と
いう低温でしかも０．１８ｍ以上数μｍまでの広範囲の
厚さの膜を短時間に堆積できるという点である。しかし
、その反面膜としではかなり不完全で、例えばＰ−エッ
チャントに対するエツチング速度は熱酸化膜のそれに比
べて６乃至７倍も大きいために微細な加工が困難である
という問題が生ずる。それを解決するために通常堆積工
程後加熱して緻密化処理を施す。しかしそれ以前の工程
で基板内に導入された不純物の分布形状の変動を小さく
するため、この処理温度は１０００ ’０以下に抑えな
ければならない。従って緻密化処理は９００７，１″い
し１０００℃の高温ふん囲気中で行われる。この処理で
ＯＶＤ酸化膜のＰ−エッチャントに対するエツチング速
度は熱酸化膜にそれに近くなり、膜質はかなり改善され
たが、まだ十分でない。しかもこの緻密化処理工程のた
め半導体装置製造工程の工程数が酸化膜被着工程と同じ
数だけ増加する。
的気相成長法（以下ＯＶＤ法と記す）Ｉこよる酸化珪素
膜は不純物拡散もしくは注入工程のマスクとしであるい
は保瞳絶縁膜として頻繁に用いられる。ＯＶＤ酸化珪素
膜の特徴は、熱酸化膜に比べて３００℃乃至４００℃と
いう低温でしかも０．１８ｍ以上数μｍまでの広範囲の
厚さの膜を短時間に堆積できるという点である。しかし
、その反面膜としではかなり不完全で、例えばＰ−エッ
チャントに対するエツチング速度は熱酸化膜のそれに比
べて６乃至７倍も大きいために微細な加工が困難である
という問題が生ずる。それを解決するために通常堆積工
程後加熱して緻密化処理を施す。しかしそれ以前の工程
で基板内に導入された不純物の分布形状の変動を小さく
するため、この処理温度は１０００ ’０以下に抑えな
ければならない。従って緻密化処理は９００７，１″い
し１０００℃の高温ふん囲気中で行われる。この処理で
ＯＶＤ酸化膜のＰ−エッチャントに対するエツチング速
度は熱酸化膜にそれに近くなり、膜質はかなり改善され
たが、まだ十分でない。しかもこの緻密化処理工程のた
め半導体装置製造工程の工程数が酸化膜被着工程と同じ
数だけ増加する。
本発明はこれに対し、ＯＶＤ［化膜の十分な膜質の数置
が得られる緻密化が工程数を増すことなく行うことがで
きる半導体装置の製造方法を提供することを目的とする
。
が得られる緻密化が工程数を増すことなく行うことがで
きる半導体装置の製造方法を提供することを目的とする
。
この目的は、半導体基板の表面層に不純物を導大した後
、基板表面に０ＶＩ）法により酸化膜を形成し、次いで
高温処理により不純物を所定の深さまで拡散させると共
に酸化膜を緻密化するこ（ｌ！：によって達成される。
、基板表面に０ＶＩ）法により酸化膜を形成し、次いで
高温処理により不純物を所定の深さまで拡散させると共
に酸化膜を緻密化するこ（ｌ！：によって達成される。
以下図を引用して本発明の実施例について説明する。第
１図（ａ） ７Ｃいしくｄ）は本発明の一実施例を示す
もので、０Ｍ０８ＩＯ製造工程に於けるＰウェル形成の
ためのほう素ドライフ工程にてＯＶＤ酸化珪素膜の緻密
化処理を合イ〕せ行う方法の一例である。第１図に従っ
て工程を説明すると、まず第１図（ａ）はＮ導電型シリ
コン基板１上に熱酸化膜２１を形成した後、フォトリソ
グラフィー技術によりＰウェル用の窓２２を開け、例え
ばイオン注入法によりほう素を表面層２３に２ｘｌＯｄ
打込む工程である。第１図（ｂ）はＣｖＤ法により
酸化膜２４を０．２２μＩＩＩ堆積する工程を示す。、
次に温度１１５０ ”Ｏにて９時間高温処理を施すと、
第１図（Ｃ）ｌこ示ずように前記注入されたほう素は５
μｍの深さまで拡散してＰウェル３を形成するとともに
、第１図（ｂ）工程で被着した酸化膜２４は緻密化され
、約０．２０μｒｎの厚さｌこ減少する。酸化膜２４は
１１５０°０という高温に９時間曝されたために膜質的
に熱酸化膜と同程度になりＰ−エッチャントを用いてノ
ース領域。ドレイン領域の微細窓開は加工を施すことが
可能となる。第１図（（ｔｌでの４１．４２は、前記酸
化膜２４をマスクとして微細加工により形成された窓２
５．２６を通じて拡散形成したソース領域、ドレイ／領
域である。本発明の他の実施例は、第２図（ａ）ないし
くｄ）に示すようなポリシリコンゲート開Ｏ８型トラン
ジスタの自己整合法による製造工程で、第２図において
第１図と共通の部分ｌこは同一の符号が付されている。
１図（ａ） ７Ｃいしくｄ）は本発明の一実施例を示す
もので、０Ｍ０８ＩＯ製造工程に於けるＰウェル形成の
ためのほう素ドライフ工程にてＯＶＤ酸化珪素膜の緻密
化処理を合イ〕せ行う方法の一例である。第１図に従っ
て工程を説明すると、まず第１図（ａ）はＮ導電型シリ
コン基板１上に熱酸化膜２１を形成した後、フォトリソ
グラフィー技術によりＰウェル用の窓２２を開け、例え
ばイオン注入法によりほう素を表面層２３に２ｘｌＯｄ
打込む工程である。第１図（ｂ）はＣｖＤ法により
酸化膜２４を０．２２μＩＩＩ堆積する工程を示す。、
次に温度１１５０ ”Ｏにて９時間高温処理を施すと、
第１図（Ｃ）ｌこ示ずように前記注入されたほう素は５
μｍの深さまで拡散してＰウェル３を形成するとともに
、第１図（ｂ）工程で被着した酸化膜２４は緻密化され
、約０．２０μｒｎの厚さｌこ減少する。酸化膜２４は
１１５０°０という高温に９時間曝されたために膜質的
に熱酸化膜と同程度になりＰ−エッチャントを用いてノ
ース領域。ドレイン領域の微細窓開は加工を施すことが
可能となる。第１図（（ｔｌでの４１．４２は、前記酸
化膜２４をマスクとして微細加工により形成された窓２
５．２６を通じて拡散形成したソース領域、ドレイ／領
域である。本発明の他の実施例は、第２図（ａ）ないし
くｄ）に示すようなポリシリコンゲート開Ｏ８型トラン
ジスタの自己整合法による製造工程で、第２図において
第１図と共通の部分ｌこは同一の符号が付されている。
第２図（ａ）ではＮ４−型シリコン基板１に熱酸化膜２
１および多結晶シリコン膜５をマスクとしてイオン注入
あるいはドーピングによりＳ表面）＠２７．２８にほう
素を導入し、次いで第２図（０（こ示すようにＣｖＤに
より酸化膜２４を被着する。第３図（Ｃ）においては、
酸化膜２４の緻密化処理を、ソース領域４１、ドレイン
領域４２の不純物ドライブ工程を兼ねて高温ふん囲気中
で行う。これζこより酸化形！２４はエツチングによる
微細加工が可能となり、第２図（ｄ）工程でコンタクト
ホール２９，３０が明けられ、緻密化酸化膜２４は保ｆ
Ｊ膜として役立つ。
１および多結晶シリコン膜５をマスクとしてイオン注入
あるいはドーピングによりＳ表面）＠２７．２８にほう
素を導入し、次いで第２図（０（こ示すようにＣｖＤに
より酸化膜２４を被着する。第３図（Ｃ）においては、
酸化膜２４の緻密化処理を、ソース領域４１、ドレイン
領域４２の不純物ドライブ工程を兼ねて高温ふん囲気中
で行う。これζこより酸化形！２４はエツチングによる
微細加工が可能となり、第２図（ｄ）工程でコンタクト
ホール２９，３０が明けられ、緻密化酸化膜２４は保ｆ
Ｊ膜として役立つ。
上記実施例より容易に理解できるように、本発明よれば
ＯＶＤ酸化膜の緻密化処理を、例えば１〕ウエル不純物
ドライブ工程やソース領域、ドレ・ｆン領域不純物ドラ
イブ工程時に同時に行えるために被着酸化膜の緻密化処
理を独立した工程として設ける必要がなく、前記ドライ
ブ工程での１０００℃以上の高温葵囲気を用いることが
できるために膜質の大幅な向上が望める。また不純物ド
ライブ工程前に酸化膜を被着するために前記不純物が被
着酸化膜でマスクされ、ドライブ炉雰囲気中に侵出する
可能性も防げるという効果も得らイア、る。さらに本発
明は、上記説明したＭＯ８型トランジスタの製造方法へ
の応用の他に、バイポーラ型トランジスタやダイオード
、容量、抵抗などに適用できるのみでなくシリコン以外
の基板を用いた素子に対いしても、又、酸化膜以外の絶
縁膜に対しても応用できることは言う丈でもない。
ＯＶＤ酸化膜の緻密化処理を、例えば１〕ウエル不純物
ドライブ工程やソース領域、ドレ・ｆン領域不純物ドラ
イブ工程時に同時に行えるために被着酸化膜の緻密化処
理を独立した工程として設ける必要がなく、前記ドライ
ブ工程での１０００℃以上の高温葵囲気を用いることが
できるために膜質の大幅な向上が望める。また不純物ド
ライブ工程前に酸化膜を被着するために前記不純物が被
着酸化膜でマスクされ、ドライブ炉雰囲気中に侵出する
可能性も防げるという効果も得らイア、る。さらに本発
明は、上記説明したＭＯ８型トランジスタの製造方法へ
の応用の他に、バイポーラ型トランジスタやダイオード
、容量、抵抗などに適用できるのみでなくシリコン以外
の基板を用いた素子に対いしても、又、酸化膜以外の絶
縁膜に対しても応用できることは言う丈でもない。
第１図（ａ）〜（ｄ）は本発明をＰウェル形成工程ｌこ
応用した一実施例の各工程の説明図、第２図（ａ）〜（
ｄ）は本発明を多結晶シリコン以外）ＭＯＳ）ランジス
タ自己整合法王程に応用した別の実施例の各工程の説明
図である。 １：シリコン基板、２３．２７．２８：不純物導入表面
１６．２４ ： ＯＶ Ｄ Ｅ）を化膜、３：Ｐウェル
、４１：ソース領域、４２ニドレイン領域。 ヤ１（２） 第２１￥１
応用した一実施例の各工程の説明図、第２図（ａ）〜（
ｄ）は本発明を多結晶シリコン以外）ＭＯＳ）ランジス
タ自己整合法王程に応用した別の実施例の各工程の説明
図である。 １：シリコン基板、２３．２７．２８：不純物導入表面
１６．２４ ： ＯＶ Ｄ Ｅ）を化膜、３：Ｐウェル
、４１：ソース領域、４２ニドレイン領域。 ヤ１（２） 第２１￥１
Claims (1)
- ｌ）半導体基板の表面層に不純物を導入した後、基板表
面にＯＶＤ法により酸化膜を形成し、次いで高温処理に
より不純物を所定の深さまで拡散させるとともに酸化膜
を緻密化することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185588A JPS5975635A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185588A JPS5975635A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5975635A true JPS5975635A (ja) | 1984-04-28 |
Family
ID=16173425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57185588A Pending JPS5975635A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975635A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS529379A (en) * | 1975-07-11 | 1977-01-24 | Matsushita Electronics Corp | Semiconductor device manufacturing process |
| JPS5740980A (en) * | 1980-08-26 | 1982-03-06 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-10-22 JP JP57185588A patent/JPS5975635A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS529379A (en) * | 1975-07-11 | 1977-01-24 | Matsushita Electronics Corp | Semiconductor device manufacturing process |
| JPS5740980A (en) * | 1980-08-26 | 1982-03-06 | Fujitsu Ltd | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945070A (en) | Method of making cmos with shallow source and drain junctions | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| US3791883A (en) | Semiconductor element having surface coating and method of making the same | |
| JP2001110750A5 (ja) | ||
| US4045259A (en) | Process for fabricating diffused complementary field effect transistors | |
| US3574007A (en) | Method of manufacturing improved mis transistor arrays | |
| JPH0834193B2 (ja) | 半導体デバイスの製造方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS60127760A (ja) | 半導体装置の製造方法 | |
| JPS5816571A (ja) | 半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JPS60136372A (ja) | 半導体装置の製造方法 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPS61251163A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPS60198813A (ja) | 半導体への不純物拡散法 | |
| JPS62260365A (ja) | 半導体装置の製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPS596073B2 (ja) | ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPS59152637A (ja) | 半導体装置の製造方法 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS6153740A (ja) | 半導体装置の製造方法 | |
| JPS6358366B2 (ja) |