JPS5976458A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5976458A JPS5976458A JP57188560A JP18856082A JPS5976458A JP S5976458 A JPS5976458 A JP S5976458A JP 57188560 A JP57188560 A JP 57188560A JP 18856082 A JP18856082 A JP 18856082A JP S5976458 A JPS5976458 A JP S5976458A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- metallized layer
- conductor lead
- contact
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はゲートターンオアサイリスタなどのような制御
市、極を備えた圧接構造の半導体装置に関し、特にその
制御電極を所定の圧力にて加圧接触せしめるようにした
制御電極の改良に関するものである。
市、極を備えた圧接構造の半導体装置に関し、特にその
制御電極を所定の圧力にて加圧接触せしめるようにした
制御電極の改良に関するものである。
以下、との種の半導体装置としてゲートターンオフサイ
リスタの場合を例にとって説明する。
リスタの場合を例にとって説明する。
ゲートターンオフサイリスタはゲート、カソード間に逆
電流を流すことによって主電流を遮断することができる
サイリスタであり、最近、このゲートターンオアサイリ
スタのターンオフ時の電流集中をさけ、かつ遮断能力を
向上させるために、ゲート逆電流の電流密度分布を均一
化することが必要になっている。
電流を流すことによって主電流を遮断することができる
サイリスタであり、最近、このゲートターンオアサイリ
スタのターンオフ時の電流集中をさけ、かつ遮断能力を
向上させるために、ゲート逆電流の電流密度分布を均一
化することが必要になっている。
ところで、大容量ゲートターンオアサイリスタは通常、
ストライプ状のカソード電極とこれをとシ囲むように配
置したゲート電極をもつ小容量のサイリスタを多数個配
置した構造となっているが、ゲート電極の取り出しは比
較的面積の広い取り出し用の電極を設置してこの部分か
ら一括して外部電極への接続を行うことが常である。こ
の取シ出し部分の配置には、大別して、第１図に示すよ
うに半導体素子としてのサイリスタエレメント（ウェー
・ともいう）（１）の中央にリングゲート部分（１ａ）
を配置する方法、第２図に示すようにサイリスタエレメ
ント（１）の外周にリングゲート部分（１ａ）を配置す
る方法、第３図に示すようにリングゲート部分（１ａ）
をサイリスタエレメント（１）の中間に配置する方法、
第４図に示すようにリングゲー）（ｌａ）をサイリスタ
エレメント（１）の中央と外周とに複合させて配置する
方法等がある。しかし、電流密度の均一化という観点か
らサイリスクエレメントの大口径の場合には第３図およ
び第４図に示す方法が好ましい。なお、図中ａ （１ｂ
）および（ＩＣ）はサイリスタエレメント（１）の一方
の同一面上にそれぞれ形成されるカソード電極、ゲート
電極であって、該面上の４分の１の配置関係を示してい
る。
ストライプ状のカソード電極とこれをとシ囲むように配
置したゲート電極をもつ小容量のサイリスタを多数個配
置した構造となっているが、ゲート電極の取り出しは比
較的面積の広い取り出し用の電極を設置してこの部分か
ら一括して外部電極への接続を行うことが常である。こ
の取シ出し部分の配置には、大別して、第１図に示すよ
うに半導体素子としてのサイリスタエレメント（ウェー
・ともいう）（１）の中央にリングゲート部分（１ａ）
を配置する方法、第２図に示すようにサイリスタエレメ
ント（１）の外周にリングゲート部分（１ａ）を配置す
る方法、第３図に示すようにリングゲート部分（１ａ）
をサイリスタエレメント（１）の中間に配置する方法、
第４図に示すようにリングゲー）（ｌａ）をサイリスタ
エレメント（１）の中央と外周とに複合させて配置する
方法等がある。しかし、電流密度の均一化という観点か
らサイリスクエレメントの大口径の場合には第３図およ
び第４図に示す方法が好ましい。なお、図中ａ （１ｂ
）および（ＩＣ）はサイリスタエレメント（１）の一方
の同一面上にそれぞれ形成されるカソード電極、ゲート
電極であって、該面上の４分の１の配置関係を示してい
る。
このようなゲート構造をもつサイリスタでは、一般にワ
イヤボンディングによりサイリスタエレメントのゲート
電極の外部一括取シ出し部分（第１図乃至第４図の斜線
部分）に直接ワイヤ（通常。
イヤボンディングによりサイリスタエレメントのゲート
電極の外部一括取シ出し部分（第１図乃至第４図の斜線
部分）に直接ワイヤ（通常。
Ａｔ紳）を取シ出す方法が用いられている。第５図（ａ
）および（ｂ）は従来のゲートターンオアサイリスタの
基本構造を示す全体の分解斜視図およびサイリスタエレ
メント部分の分解斜視図である。第５図において、（１
）は第３図に示した中間リングゲート構造を有する通常
のサイリスタエレメントであシ、これは、例えば第１導
電型としてのｎ型のシリコン基板の両面にそれぞれＰ型
（第２導電型）の半導体領域を形成して３層構造とし、
この一方のＰ型の半導体領域の表面上にカソード領域と
なる島状のｎ型の半導体領域を形成する。そして、この
島状のｎ型の半導体領域の表面上にカソード電拾となる
メタライズ層を形成するとともに、前記Ｐ型の半導体領
域上にリングゲート部分と々るメタライズ層を形成し、
さらに前記Ｐ型の半導体領域の表面上にアノード電極と
なるメタライズ層を形成したものである。オだ、（２）
はボンディングワイヤ、（３ａ）および（３ｂ）はサイ
リスタエレメント（１）を構成するシリコンと近い熱膨
張率を有しかつヒートサイクルによる外部電極と該サイ
リスタエレメント（］）とのとすシ合わせを緩和させる
ための挿入板、（４）は絶縁管、（５）はシリコンゴム
、（６）はサイリスクエレメント（１）を収容可能な収
容部を有するセラミック筒（７）の下面に取付けられた
外部電極としての陽極、（８）は前記セラミック筒（７
）の側面に装着されたゲートパイプ、（９）は前記セラ
ミック筒（７）の上面開口部を閉ぐような突部を有する
外部電極としての陰極である。
）および（ｂ）は従来のゲートターンオアサイリスタの
基本構造を示す全体の分解斜視図およびサイリスタエレ
メント部分の分解斜視図である。第５図において、（１
）は第３図に示した中間リングゲート構造を有する通常
のサイリスタエレメントであシ、これは、例えば第１導
電型としてのｎ型のシリコン基板の両面にそれぞれＰ型
（第２導電型）の半導体領域を形成して３層構造とし、
この一方のＰ型の半導体領域の表面上にカソード領域と
なる島状のｎ型の半導体領域を形成する。そして、この
島状のｎ型の半導体領域の表面上にカソード電拾となる
メタライズ層を形成するとともに、前記Ｐ型の半導体領
域上にリングゲート部分と々るメタライズ層を形成し、
さらに前記Ｐ型の半導体領域の表面上にアノード電極と
なるメタライズ層を形成したものである。オだ、（２）
はボンディングワイヤ、（３ａ）および（３ｂ）はサイ
リスタエレメント（１）を構成するシリコンと近い熱膨
張率を有しかつヒートサイクルによる外部電極と該サイ
リスタエレメント（］）とのとすシ合わせを緩和させる
ための挿入板、（４）は絶縁管、（５）はシリコンゴム
、（６）はサイリスクエレメント（１）を収容可能な収
容部を有するセラミック筒（７）の下面に取付けられた
外部電極としての陽極、（８）は前記セラミック筒（７
）の側面に装着されたゲートパイプ、（９）は前記セラ
ミック筒（７）の上面開口部を閉ぐような突部を有する
外部電極としての陰極である。
次に上記構成の組み立て方法を説明する。まず、サイリ
スタエレメントα）のリングゲート部分（ｌａ）−αン
デイングワイヤ（２）をボンディングし、挿入板（３ａ
）および（３ｂ）を設置して、シリコンゴムＧ）にてリ
ングゲート部分（１ａ）のボンディング部分の埋め込み
および挿入板（３ｇ） ＝ （３ｂ）の位置決め、はり
っけを行う。しかる後、セラミック筒（７）に陽極（６
）およびゲートパイプ（８）を設けたセラミックシール
に上記組立てられたサイリスタエレメント（１）を挿入
する。このとき、ボンディングワイヤ３）には絶縁管（
４）を挿入し、ゲートパイプ（８）に絶縁管α）を挿入
したボンディングワイヤ（２）を通し、しかる後陰極（
９）を前記セラミックシールに挿入することにより、各
陽極（６）、陰極（９）をサイリスタエレメント（１）
の両面にそれぞれ接触させて図示し々い加圧機構で加圧
して気密制止するものである。
スタエレメントα）のリングゲート部分（ｌａ）−αン
デイングワイヤ（２）をボンディングし、挿入板（３ａ
）および（３ｂ）を設置して、シリコンゴムＧ）にてリ
ングゲート部分（１ａ）のボンディング部分の埋め込み
および挿入板（３ｇ） ＝ （３ｂ）の位置決め、はり
っけを行う。しかる後、セラミック筒（７）に陽極（６
）およびゲートパイプ（８）を設けたセラミックシール
に上記組立てられたサイリスタエレメント（１）を挿入
する。このとき、ボンディングワイヤ３）には絶縁管（
４）を挿入し、ゲートパイプ（８）に絶縁管α）を挿入
したボンディングワイヤ（２）を通し、しかる後陰極（
９）を前記セラミックシールに挿入することにより、各
陽極（６）、陰極（９）をサイリスタエレメント（１）
の両面にそれぞれ接触させて図示し々い加圧機構で加圧
して気密制止するものである。
しかし、このよう々従来のゲートターンオフサイリスタ
では、組立作業時および組立後のサイリスクエレメント
の回転によってボンゲイングヮイヤ自体やワイヤボンデ
ィング部分に機械的ストレスが加わること、また、高周
波通電時のワイヤの共振効果によるストレスによってワ
イヤの切断やボンディング部分の離脱の危険性があるこ
と、さらにはボンディング時の残留ストレスや前述の組
立時および組立後に加わるストレスによる半導体素子の
特性劣化の問題、ボンディングワイヤと挿入板との接触
をさけるとともに挿入板の位置決めのだめに使用される
シリコンゴム埋込み作業の作業性が悪いこと等、種々の
問題があった。
では、組立作業時および組立後のサイリスクエレメント
の回転によってボンゲイングヮイヤ自体やワイヤボンデ
ィング部分に機械的ストレスが加わること、また、高周
波通電時のワイヤの共振効果によるストレスによってワ
イヤの切断やボンディング部分の離脱の危険性があるこ
と、さらにはボンディング時の残留ストレスや前述の組
立時および組立後に加わるストレスによる半導体素子の
特性劣化の問題、ボンディングワイヤと挿入板との接触
をさけるとともに挿入板の位置決めのだめに使用される
シリコンゴム埋込み作業の作業性が悪いこと等、種々の
問題があった。
本発明は以上の点に鑑み、かかる従来のゲートターンオ
フサイリスタの欠点を解消するためにガされたもので、
半導体素子のメタライズ層からその表面に加圧接触する
円筒状または中空円筒状（管状）の導体リードおよびこ
の導体リードの前記メタライズ層との接触部を支持する
導体リード支持体とを構成し、前記導体リードをそのメ
タライズ層に所定の圧力にて加圧接触させることによシ
、導体リードのメタライズ層への接触を良好にし、かつ
組立作業性を向上せしめた半導体装置を提供するもので
ある。
フサイリスタの欠点を解消するためにガされたもので、
半導体素子のメタライズ層からその表面に加圧接触する
円筒状または中空円筒状（管状）の導体リードおよびこ
の導体リードの前記メタライズ層との接触部を支持する
導体リード支持体とを構成し、前記導体リードをそのメ
タライズ層に所定の圧力にて加圧接触させることによシ
、導体リードのメタライズ層への接触を良好にし、かつ
組立作業性を向上せしめた半導体装置を提供するもので
ある。
以下、本発明の実施例を図面に基いて説明する。
第６図（ａ）および（ｂ） 、 （ｅ）は本発明の一実
施例によるゲートターンオフサイリスタの基本構造を示
す全体の分解斜視図およびそのグー）＋Ｊ−ド部分の分
解斜視図であり、第６図において第５図と同一または相
当部分は同一符号を付してその説明を省略する。ａωは
断面が円形を有する線状のゲートリードであって、サイ
リスタエレメント（１）のリングゲート部分（１ａ）に
対応して環状（ループ状）に形成されるとともに一端部
が外部に導出されるべき長さを有している。θηはアル
ミナ、四弗化樹脂などから力る円筒形のゲートリード支
持体であり、このグー） ＋７一ド支持体Ｑｌ）の上面
には、前記ゲルトリードＱｌを案内し支持するように該
ゲートリード（Ｈ）の線径忙応じた大きさの環状溝部（
ｌｌａ）が設けられるとともに、この環状溝部（１１ｍ
）に１つの導出用穴部（Ｈｂ）が設けられる。壕だ、
その側面には前記穴部（ｌｌｂ）に関連して切欠部（ｌ
ｌｃ）が設けられている。（２）は絶縁ゲート、（至）
は波状バネであり、この波状バネ０３は、セラミック筒
（７）に取付けられる陰極（９）の内面に前記ゲートリ
ード支持体０］）に対応して設けられた環状の溝部（９
ａ）に挿入されるものとなっている。なお、前記環状の
溝部（９ａ）は組立に際し波状バネα→、絶縁シート＠
およびゲートリード支持体Ｏυを順次積層してそれらを
保持する。また、挿入板（３ａ）はゲートリード短体０
υの外壁に、挿入板（３ｂ）は同じくゲート支持体０υ
の内壁にそれぞれ支持されるように形成されている。
施例によるゲートターンオフサイリスタの基本構造を示
す全体の分解斜視図およびそのグー）＋Ｊ−ド部分の分
解斜視図であり、第６図において第５図と同一または相
当部分は同一符号を付してその説明を省略する。ａωは
断面が円形を有する線状のゲートリードであって、サイ
リスタエレメント（１）のリングゲート部分（１ａ）に
対応して環状（ループ状）に形成されるとともに一端部
が外部に導出されるべき長さを有している。θηはアル
ミナ、四弗化樹脂などから力る円筒形のゲートリード支
持体であり、このグー） ＋７一ド支持体Ｑｌ）の上面
には、前記ゲルトリードＱｌを案内し支持するように該
ゲートリード（Ｈ）の線径忙応じた大きさの環状溝部（
ｌｌａ）が設けられるとともに、この環状溝部（１１ｍ
）に１つの導出用穴部（Ｈｂ）が設けられる。壕だ、
その側面には前記穴部（ｌｌｂ）に関連して切欠部（ｌ
ｌｃ）が設けられている。（２）は絶縁ゲート、（至）
は波状バネであり、この波状バネ０３は、セラミック筒
（７）に取付けられる陰極（９）の内面に前記ゲートリ
ード支持体０］）に対応して設けられた環状の溝部（９
ａ）に挿入されるものとなっている。なお、前記環状の
溝部（９ａ）は組立に際し波状バネα→、絶縁シート＠
およびゲートリード支持体Ｏυを順次積層してそれらを
保持する。また、挿入板（３ａ）はゲートリード短体０
υの外壁に、挿入板（３ｂ）は同じくゲート支持体０υ
の内壁にそれぞれ支持されるように形成されている。
しかして、かかる構成のゲートターンオアサイリスクを
組立てる場合は、まず、第６図（ｂ）に示すようにゲー
トリード翰の一端をゲートリード支持体０１）の穴部（
ｌｌｂ）を通して該ゲートリード支持体ａυの環状溝部
＜１ｌａ）にグー） １−ド００をはめ込んで支持させ
、このゲートリード（１０の一端に絶縁管（４）を挿入
する（第６図（ｃ）参照）、次いで、セラミック筒（７
）に取付けられた陰極（９）の環状溝部（９ａ）内に波
状バネ（１３を挿入するとともに絶縁シート（２）を挿
入し、この絶縁シート（６）上に前記ゲートリード０Ｑ
および絶縁管（４）を支持してなるゲートリード支持体
ＯＤを図示の状態にて載置する。そして、前記グー）
ＩＪ−ド０（ｌｌ）の一端はセラミック筒（７）に装着
されたゲートパイプ（８）を通して外部に引出す。しか
る後、挿入板（３ａ）および（３ｂ）をそれぞれ外トリ
ード支持体Ｑυの外壁および内壁にはめ込んで該ゲート
リード支持体θυ上に支持させ、さらＫその上に、サイ
リスタエレメント（１）のカソード型締およびリングゲ
ート面を下向きにしてそのリングゲート部分のメタライ
ズ層が前記ゲートリード支持体αυ上のゲートリードａ
ωに接触するように該サイリスタエレメント（１）を載
置する。最後に、セラミツク筒（７）内に収容されたサ
イリスタエレメント（１）のアノード電極となるメタラ
イズ層に陽極（６）の突部を接触させて該陽極（６）を
セラミック筒（７）上に載置し、これら陽極（６）、陰
極（９）を従来と同様にサイリスタエレメント（１）の
両面にそれぞれ圧接させて組立てるものである。
組立てる場合は、まず、第６図（ｂ）に示すようにゲー
トリード翰の一端をゲートリード支持体０１）の穴部（
ｌｌｂ）を通して該ゲートリード支持体ａυの環状溝部
＜１ｌａ）にグー） １−ド００をはめ込んで支持させ
、このゲートリード（１０の一端に絶縁管（４）を挿入
する（第６図（ｃ）参照）、次いで、セラミック筒（７
）に取付けられた陰極（９）の環状溝部（９ａ）内に波
状バネ（１３を挿入するとともに絶縁シート（２）を挿
入し、この絶縁シート（６）上に前記ゲートリード０Ｑ
および絶縁管（４）を支持してなるゲートリード支持体
ＯＤを図示の状態にて載置する。そして、前記グー）
ＩＪ−ド０（ｌｌ）の一端はセラミック筒（７）に装着
されたゲートパイプ（８）を通して外部に引出す。しか
る後、挿入板（３ａ）および（３ｂ）をそれぞれ外トリ
ード支持体Ｑυの外壁および内壁にはめ込んで該ゲート
リード支持体θυ上に支持させ、さらＫその上に、サイ
リスタエレメント（１）のカソード型締およびリングゲ
ート面を下向きにしてそのリングゲート部分のメタライ
ズ層が前記ゲートリード支持体αυ上のゲートリードａ
ωに接触するように該サイリスタエレメント（１）を載
置する。最後に、セラミツク筒（７）内に収容されたサ
イリスタエレメント（１）のアノード電極となるメタラ
イズ層に陽極（６）の突部を接触させて該陽極（６）を
セラミック筒（７）上に載置し、これら陽極（６）、陰
極（９）を従来と同様にサイリスタエレメント（１）の
両面にそれぞれ圧接させて組立てるものである。
このようにして組立てられたゲートターンオフサイリス
タハ、リングゲート部分へのゲートリードの取付けをワ
イヤボンディングによることなく加圧接触により行って
いるので、ボンディングに起因する機械的ストレスやワ
イヤの切断などの種々の問題を除去できる。しかも、挿
入板（３ａ）および（３ｂ）の位置決めもゲートリード
支持体０υによって行えるので、上記した従来のゲート
ターンオフサイリスタのように、シリコンゴムによる埋
め込み作業を行う必要がなくなシ、作業性も向上する。
タハ、リングゲート部分へのゲートリードの取付けをワ
イヤボンディングによることなく加圧接触により行って
いるので、ボンディングに起因する機械的ストレスやワ
イヤの切断などの種々の問題を除去できる。しかも、挿
入板（３ａ）および（３ｂ）の位置決めもゲートリード
支持体０υによって行えるので、上記した従来のゲート
ターンオフサイリスタのように、シリコンゴムによる埋
め込み作業を行う必要がなくなシ、作業性も向上する。
また、ゲートリード０Ｉはリングゲート部分のメタライ
ズ層との接触部がゲートリード支持体０υで支持されて
波状バネ（至）の押圧力によって該リングゲート部分の
周面にわたって一様に加圧接触されることになり、電流
分布の均一性が良くなる。
ズ層との接触部がゲートリード支持体０υで支持されて
波状バネ（至）の押圧力によって該リングゲート部分の
周面にわたって一様に加圧接触されることになり、電流
分布の均一性が良くなる。
さらには、線状によるゲートリードα〔の周側面を利用
して前記リングゲート部分に加圧接触させるので、グー
） ＩＪ−ド（１〔の加圧に必要な荷重も最小限に抑え
ることができる。す々わち、ゲートリード（１０１の形
状を第７図に示すように、リング状にすると、接触面積
が大きくｋるため、ケート加圧に必要な圧接荷重が大き
くなりすぎて、実際上外装内部でこの荷重を得ることが
不可能となる。したがって、本発明によれば、このよう
なゲート加圧に関する問題もすべて解消でき、安定でか
つ高信頼度の構造を容易に得ることができる。また、第
８図に示すように、ゲートリード？Ｊ〔として管状のも
のを用い、その形状を環状にして弾性をもたせることに
より、ゲートリード自体の弾性によって所定のゲート荷
重を得ること本可能となり、したがって、この場合は前
述の波状バネ（至）も不要になり、構造がきわめて簡単
になる。
して前記リングゲート部分に加圧接触させるので、グー
） ＩＪ−ド（１〔の加圧に必要な荷重も最小限に抑え
ることができる。す々わち、ゲートリード（１０１の形
状を第７図に示すように、リング状にすると、接触面積
が大きくｋるため、ケート加圧に必要な圧接荷重が大き
くなりすぎて、実際上外装内部でこの荷重を得ることが
不可能となる。したがって、本発明によれば、このよう
なゲート加圧に関する問題もすべて解消でき、安定でか
つ高信頼度の構造を容易に得ることができる。また、第
８図に示すように、ゲートリード？Ｊ〔として管状のも
のを用い、その形状を環状にして弾性をもたせることに
より、ゲートリード自体の弾性によって所定のゲート荷
重を得ること本可能となり、したがって、この場合は前
述の波状バネ（至）も不要になり、構造がきわめて簡単
になる。
上述ではゲートターンオフサイリスタの場合について示
したが、本発明は、これに限定されるものではなく、一
般のサイリスタやトランジスタ。
したが、本発明は、これに限定されるものではなく、一
般のサイリスタやトランジスタ。
ゲート補助ターンオフサイリスタ等のほとんどの電力用
半導体装置に適用することもできる。また、第３図に示
すような中間リングゲート構造のものに限らず、第２図
のような外周リングゲート構造のものや第４図のような
外周リングゲート構造とセンターゲート構造との複合し
たものにも同様に適用可能である。
半導体装置に適用することもできる。また、第３図に示
すような中間リングゲート構造のものに限らず、第２図
のような外周リングゲート構造のものや第４図のような
外周リングゲート構造とセンターゲート構造との複合し
たものにも同様に適用可能である。
以上説明したように本発明に上れば、半導体素子のメタ
ライズ層からその制御電極を外部に取り出す際に導体リ
ードをワイヤボンディングにて接着させることなく加圧
接触させるようにしたので、このボンディングに起因す
る機械的ストレスやワイヤの切断などの種々の欠点を解
消するととができるとともに、作業性を向上させる２こ
とができ、したがって、安定でかつ高信頼度の半導体装
置が得られる効果を奏する。
ライズ層からその制御電極を外部に取り出す際に導体リ
ードをワイヤボンディングにて接着させることなく加圧
接触させるようにしたので、このボンディングに起因す
る機械的ストレスやワイヤの切断などの種々の欠点を解
消するととができるとともに、作業性を向上させる２こ
とができ、したがって、安定でかつ高信頼度の半導体装
置が得られる効果を奏する。
第１図乃至第４図は大容量ゲートターンオフサイリスタ
のゲート構造を示す素子表面パターン図、第５図（ａ）
および（ｂ）は従来のゲートターンオフサイリスタの基
本構造を示す全体の分解斜視図およびそのサイリスタエ
レメント部分の分解斜視図、第６図（、）および（ｂ）
、 （ｃ）は本発明の一実施例によるゲートターンオ
フサイリスタの基本構造を示す全体の分解斜視図および
そのゲートリード部分の分解斜視図、第７図および第８
図はゲート加圧方法を示すゲートリード部分の斜視図で
ある。 （１）−−−−サイリスタエレメント、（ａａ） 、（
３ｂ）・・・・挿入板、（４）・・・・絶縁管、（６）
・・・・陽極、（７）・・・・セラミック筒、（８）・
・・・ゲートパイプ、（９ン・・・・陰極、α〔・・・
・ゲートリード、０υ・・・・ゲートリード支持体、（
６）・・・・絶縁シート、α葎・・・・波状バネ。 代理人葛野信− 第１図 第２図 第３図 第４図 第５図 （ＣＩ） 第７図 第８図
のゲート構造を示す素子表面パターン図、第５図（ａ）
および（ｂ）は従来のゲートターンオフサイリスタの基
本構造を示す全体の分解斜視図およびそのサイリスタエ
レメント部分の分解斜視図、第６図（、）および（ｂ）
、 （ｃ）は本発明の一実施例によるゲートターンオ
フサイリスタの基本構造を示す全体の分解斜視図および
そのゲートリード部分の分解斜視図、第７図および第８
図はゲート加圧方法を示すゲートリード部分の斜視図で
ある。 （１）−−−−サイリスタエレメント、（ａａ） 、（
３ｂ）・・・・挿入板、（４）・・・・絶縁管、（６）
・・・・陽極、（７）・・・・セラミック筒、（８）・
・・・ゲートパイプ、（９ン・・・・陰極、α〔・・・
・ゲートリード、０υ・・・・ゲートリード支持体、（
６）・・・・絶縁シート、α葎・・・・波状バネ。 代理人葛野信− 第１図 第２図 第３図 第４図 第５図 （ＣＩ） 第７図 第８図
Claims (5)
- （１）少なくとも第１の導電型を有する第１の半導体領
域上にＰｎ接合を形成する第２の半導体領域と該第２の
半導体領域の表面に互いに所定間隔で形成された第１の
導電型を有する第３の半導体領域とからなる半導体素子
を備え、この半導体素子の一方の面の前記第２の半導体
領域および第３の半導体領域上に形成された各々のメタ
ライズ層にそれぞれ外部電極としての制御電極および第
１の主電極を接触させるとともに、前記半導体素子の他
方の面に形成されたメタライズ層に外部電極としての第
２の主電極を接触させて前記半導体素子を封止して々る
圧接構造の半導体装置において、前記制御電極は前記第
２の半導体領域上のメタライズ層に接触するように該メ
タライズ層に対応して形成される線状の導体リードから
なシ、この導体リードの前記メタライズ層との接触部を
支持するとと本に該導体リードを案内する導体リード支
持体にて前記導体リードを前記第２の半導体領域上のメ
タライズ層に加圧接触せしめるようにしたことを特徴と
する半導体装置。 - （２）導体リードはその断面が円形を有していることを
特徴とする特許請求の範囲第１項記載の半導体装置。 - （３）導体リードはその断面が中空の円筒形を有してい
ることを特徴とする特許請求の範囲第１項記載の半導体
装置。 - （４）導体リードとメタライズ層とを接触させる加圧力
として、該導体リードの中空円筒部の弾力を利用してな
ることを特徴とする特許請求の範囲第１項記載の半導体
装置。 - （５）導体リードとメタライズ層との接触は該導体リー
ドの円筒形の周側面においてなされていることを特徴と
する特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188560A JPS5976458A (ja) | 1982-10-25 | 1982-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188560A JPS5976458A (ja) | 1982-10-25 | 1982-10-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5976458A true JPS5976458A (ja) | 1984-05-01 |
| JPH0125224B2 JPH0125224B2 (ja) | 1989-05-16 |
Family
ID=16225822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57188560A Granted JPS5976458A (ja) | 1982-10-25 | 1982-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5976458A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229847A (ja) * | 1986-03-29 | 1987-10-08 | Mitsubishi Electric Corp | 半導体装置 |
| CN101738088B (zh) | 2008-11-20 | 2011-09-07 | 中芯国际集成电路制造(上海)有限公司 | 炉管隔热装置及利用该装置的炉管预防维护保养方法 |
| JP2020516049A (ja) * | 2017-01-17 | 2020-05-28 | アーベーベー・シュバイツ・アーゲー | 半導体スイッチングデバイス |
-
1982
- 1982-10-25 JP JP57188560A patent/JPS5976458A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229847A (ja) * | 1986-03-29 | 1987-10-08 | Mitsubishi Electric Corp | 半導体装置 |
| CN101738088B (zh) | 2008-11-20 | 2011-09-07 | 中芯国际集成电路制造(上海)有限公司 | 炉管隔热装置及利用该装置的炉管预防维护保养方法 |
| JP2020516049A (ja) * | 2017-01-17 | 2020-05-28 | アーベーベー・シュバイツ・アーゲー | 半導体スイッチングデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0125224B2 (ja) | 1989-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3180863B2 (ja) | 加圧接触形半導体装置およびその組立方法 | |
| US9640453B2 (en) | Power semiconductor device | |
| CN107768328B (zh) | 一种实现双面散热和压力均衡的功率器件 | |
| JP3026426B2 (ja) | 樹脂封止型半導体装置とその製造方法及びその金型構造 | |
| JPH06188411A (ja) | カットオフ可能な高出力半導体素子 | |
| JP2013172105A (ja) | 半導体モジュール | |
| JP3776427B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005079537A (ja) | 固体撮像装置およびその製造方法 | |
| JP2004014823A5 (ja) | ||
| JP3018971B2 (ja) | 半導体装置 | |
| JPS5976458A (ja) | 半導体装置 | |
| JPH0590452A (ja) | 樹脂封止型半導体装置 | |
| JP3266281B2 (ja) | 逆導通サイリスタ装置、圧接型半導体装置及び半導体基板 | |
| JPH0245334B2 (ja) | ||
| JP4293272B2 (ja) | 半導体装置 | |
| JPWO2000028600A1 (ja) | 逆導通サイリスタ装置、圧接型半導体装置及び半導体基板 | |
| CN219626642U (zh) | 一种具有自密封结构的模块 | |
| JPS5999744A (ja) | プラスチックカプセルに封入された電力用半導体デバイスとその製造方法 | |
| KR102008209B1 (ko) | 가압형 반도체 패키지 | |
| CN118737943B (zh) | 用于晶圆键合的键合夹具及采用其的键合设备和方法 | |
| JP7580601B2 (ja) | 圧接型半導体装置 | |
| JPS61198658A (ja) | 樹脂封止型半導体装置 | |
| US9716077B2 (en) | Wire connecting method and terminal | |
| KR960012454A (ko) | 몰드에서 수지 압력에 의한 단락 회로를 갖지 않는 반도체 장치 | |
| JPH01114058A (ja) | 樹脂封止型半導体装置 |