JPS5977242U - 半導体集積回路パツケ−ジ - Google Patents
半導体集積回路パツケ−ジInfo
- Publication number
- JPS5977242U JPS5977242U JP1982173997U JP17399782U JPS5977242U JP S5977242 U JPS5977242 U JP S5977242U JP 1982173997 U JP1982173997 U JP 1982173997U JP 17399782 U JP17399782 U JP 17399782U JP S5977242 U JPS5977242 U JP S5977242U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit package
- connection means
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は通常のICパッケージの構造を概念的に示す断
面図、第2図は従来のプリント基板に実装後のIC回路
のインサーキットテストの方法を示す簡単な略図の断面
図、第3図は本考案に基づく改良されたICパッケージ
の一実施例を示す概念的な断面図、第4図はIC回路を
チップキャリアに搭載した場合に本考案を適用した一実
施例を概念的に示す斜視図である。 図において、1はICチップ、2はリードフレーム、3
はホンディング線、4はモールド絶縁材、5はプリント
基板、6はインサーキットテスト用試験器、7はケーブ
ル、8はプローバ、9はディスクリート配線、10はイ
ンサーキットテスト端子、11はチップキャリアの外部
接続用パッド、12はシール蓋、13はインサーキット
テスト用接続手段、14は保護キャップをそれぞれ示す
。
面図、第2図は従来のプリント基板に実装後のIC回路
のインサーキットテストの方法を示す簡単な略図の断面
図、第3図は本考案に基づく改良されたICパッケージ
の一実施例を示す概念的な断面図、第4図はIC回路を
チップキャリアに搭載した場合に本考案を適用した一実
施例を概念的に示す斜視図である。 図において、1はICチップ、2はリードフレーム、3
はホンディング線、4はモールド絶縁材、5はプリント
基板、6はインサーキットテスト用試験器、7はケーブ
ル、8はプローバ、9はディスクリート配線、10はイ
ンサーキットテスト端子、11はチップキャリアの外部
接続用パッド、12はシール蓋、13はインサーキット
テスト用接続手段、14は保護キャップをそれぞれ示す
。
Claims (1)
- 半導体集積回路パッケージであって、該半導体集積回路
を外部回路に接続するための半導体集積回路パッケージ
の外部接続手段の各々に対応して電気的に同一な機能を
有するもう一つの接続手段を、該半導体集積回路パッケ
ージに関して前記外部接続手段とは反対側に位置するよ
うに形成したことを特徴とする半導体集積回路パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982173997U JPS5977242U (ja) | 1982-11-16 | 1982-11-16 | 半導体集積回路パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982173997U JPS5977242U (ja) | 1982-11-16 | 1982-11-16 | 半導体集積回路パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5977242U true JPS5977242U (ja) | 1984-05-25 |
Family
ID=30378907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982173997U Pending JPS5977242U (ja) | 1982-11-16 | 1982-11-16 | 半導体集積回路パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977242U (ja) |
-
1982
- 1982-11-16 JP JP1982173997U patent/JPS5977242U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5275975A (en) | Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material | |
| JPS5977242U (ja) | 半導体集積回路パツケ−ジ | |
| KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS6056285U (ja) | 半導体ic試験装置 | |
| JPS635235Y2 (ja) | ||
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP2514430Y2 (ja) | ハイブリッドic | |
| JPS58131638U (ja) | 混成集積回路装置 | |
| JPS6045442U (ja) | リ−ドレスチツプキヤリア | |
| JPS6127338U (ja) | 混成集積回路装置 | |
| JPS60149166U (ja) | 混成集積回路装置 | |
| JPS6048251U (ja) | 半導体装置 | |
| JPH01104041U (ja) | ||
| JPS60144252U (ja) | 半導体装置 | |
| JPS59192862U (ja) | 混成集積回路 | |
| JPS592146U (ja) | 電子部品パツケ−ジ | |
| JPS5931065U (ja) | 半導体試験用サンプル | |
| JPS5942982U (ja) | 半導体パツケ−ジ試験用基板 | |
| JPS61125054A (ja) | 半導体装置 | |
| JPS60109326U (ja) | 半導体疑似試験装置 | |
| JPS5977264U (ja) | 樹脂封止型半導体装置 | |
| JPS6088574U (ja) | チツプキヤリア型パツケ−ジ接続構造 | |
| JPS5970347U (ja) | 集積回路装置 | |
| JPS6122380U (ja) | 混成集積回路基板 | |
| JPH04111742U (ja) | 混成集積回路 |