JPS5977659A - 回転体の基準信号形成回路 - Google Patents
回転体の基準信号形成回路Info
- Publication number
- JPS5977659A JPS5977659A JP57187072A JP18707282A JPS5977659A JP S5977659 A JPS5977659 A JP S5977659A JP 57187072 A JP57187072 A JP 57187072A JP 18707282 A JP18707282 A JP 18707282A JP S5977659 A JPS5977659 A JP S5977659A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- reference signal
- data
- signal
- frequency dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Velocity Or Acceleration (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はＶＴＩ（、の回転ドラムやキャブスタンなど
の回転体に適用して好適な回転体の基準信号形成回路に
関する。
の回転体に適用して好適な回転体の基準信号形成回路に
関する。
背景技術とその問題点
例えは、回転ドラムの位相サーＩげ回路では、伯号記録
時外部基準４ぎ号である垂直同期信号に位相ロックする
ように回転ドラムの回転位相が制御され、再生時ケこは
内部基準信号（Ｐｌｌえばフレーム族波数の１凸号）に
位相ロックするように回転ドラムの回転位相が制御され
る。
時外部基準４ぎ号である垂直同期信号に位相ロックする
ように回転ドラムの回転位相が制御され、再生時ケこは
内部基準信号（Ｐｌｌえばフレーム族波数の１凸号）に
位相ロックするように回転ドラムの回転位相が制御され
る。
内部基準信号は、安定したクロック信号をカウンタで分
周して形成するのが一般的であって、こツクロック信号
としては通常ビデオイ汀号のサブギヤリヤ信号が使用さ
れる。
周して形成するのが一般的であって、こツクロック信号
としては通常ビデオイ汀号のサブギヤリヤ信号が使用さ
れる。
ところで、このサブキャリヤ１バ号の周波＃９．は周知
のようにテレビノヨン柳準力式にょっ１相違し、従って
このザブキャリヤ周波数を分周してＩツ［定周波数の内
部基Ｃ１１Ｉｔ情号をブヒ成する場合のカウンタの分周
比も相違する。このブこめ、Ｎ’ｌ’ＳＣ力式のビプ′
オ傷号を記舞、再生する１（ＩＡクィゾのｖＴＲに使用
される内部基′Ｉ！Ａ信号の形成回路と、ＰＡＬ７ｉ式
あるい（ｒＪ Ｓ Ｍ ＣＡｉｖｌＥ方式のビデ第１６
号を記録、再生ずるＣＣＩＨ，タイグのｖＴＲに使用さ
れる内部基準信号の形成回路とは基準クロック信号の周
ンル数や分周比が異なるものを使用しなければならず、
回路を共用化することができない。勿論、ＰＡＬ方式あ
るいはＳＥＣＡＭＥ方式のビデオ信号の記録、再生に加
え、Ｎ’ｌ”ＳＣ方式のビデオ信号は再生のみ行なうこ
とができるようガタイブのもの（ＴＲＩ ＤＥＮＴタイ
プという）のＶＴＲ，では、４．４３ＭＨｚのサブキャ
リヤ周波数から３０ Ｈｚの内部基準信号を形成しなけ
ればならないので、上述の分局比とはまた違った分周比
のカウンタを用意しなければなら々い。
のようにテレビノヨン柳準力式にょっ１相違し、従って
このザブキャリヤ周波数を分周してＩツ［定周波数の内
部基Ｃ１１Ｉｔ情号をブヒ成する場合のカウンタの分周
比も相違する。このブこめ、Ｎ’ｌ’ＳＣ力式のビプ′
オ傷号を記舞、再生する１（ＩＡクィゾのｖＴＲに使用
される内部基′Ｉ！Ａ信号の形成回路と、ＰＡＬ７ｉ式
あるい（ｒＪ Ｓ Ｍ ＣＡｉｖｌＥ方式のビデ第１６
号を記録、再生ずるＣＣＩＨ，タイグのｖＴＲに使用さ
れる内部基準信号の形成回路とは基準クロック信号の周
ンル数や分周比が異なるものを使用しなければならず、
回路を共用化することができない。勿論、ＰＡＬ方式あ
るいはＳＥＣＡＭＥ方式のビデオ信号の記録、再生に加
え、Ｎ’ｌ”ＳＣ方式のビデオ信号は再生のみ行なうこ
とができるようガタイブのもの（ＴＲＩ ＤＥＮＴタイ
プという）のＶＴＲ，では、４．４３ＭＨｚのサブキャ
リヤ周波数から３０ Ｈｚの内部基準信号を形成しなけ
ればならないので、上述の分局比とはまた違った分周比
のカウンタを用意しなければなら々い。
このようなことから、夫々の機種において内部基準信号
形成回路を共通に使用する場合には、分周比の異なる少
くとも３神類のデコーダ（カウンタ）が必要であった。
形成回路を共通に使用する場合には、分周比の異なる少
くとも３神類のデコーダ（カウンタ）が必要であった。
また、キュー、レビューなどの変速走行モード時に、回
転ドラムの回転速度を正規の回転よシ若干早く又は遅く
回転させるようなＶＴＲでは、このような変速走行モー
ド時でもその回転速度のもとて位相ロックさせた力が好
ましい。しかし、そうするには内部基準信号として上述
のフレーム族波数とは若干異なる周波数の基準信号を使
用する必要があるので、この場合にはさらに夫々の回転
速度に対応した基準信号を得るデコーダが必要となり、
しかもその数は回路の共用化に応じて増やさなければな
らない。
転ドラムの回転速度を正規の回転よシ若干早く又は遅く
回転させるようなＶＴＲでは、このような変速走行モー
ド時でもその回転速度のもとて位相ロックさせた力が好
ましい。しかし、そうするには内部基準信号として上述
のフレーム族波数とは若干異なる周波数の基準信号を使
用する必要があるので、この場合にはさらに夫々の回転
速度に対応した基準信号を得るデコーダが必要となり、
しかもその数は回路の共用化に応じて増やさなければな
らない。
そのだめ、常連走行モード時でも位相ロックを図るため
の内部基準信号を１つの回路内で共通に形成しようとす
ると回路構成が複雑化し、回路を共用化しようとするメ
リットを充分生かすことができない。
の内部基準信号を１つの回路内で共通に形成しようとす
ると回路構成が複雑化し、回路を共用化しようとするメ
リットを充分生かすことができない。
発明の目的
そこで、この発明では少くとも定速走行モード時、ＥＩ
Ａ、ＣＣＩＲ及びＴＲＩＩＮＴタイプの各ＶＴＲに要求
される内部基準４８号を１つの回路で、その構成を複雑
化することなく形成できるようにしたものである。
Ａ、ＣＣＩＲ及びＴＲＩＩＮＴタイプの各ＶＴＲに要求
される内部基準４８号を１つの回路で、その構成を複雑
化することなく形成できるようにしたものである。
発明の概要
そのため、この発明では単一の内部基準信号形成用カウ
ンタに対し、複数の分局比決定用のデータを用意し、標
準方式に応じて選択されたこのデータでカウンタの分周
比を制御することによって、選択された標準方式におい
て使用きれる所定の内部基準信号が形成されるようにし
たものである。
ンタに対し、複数の分局比決定用のデータを用意し、標
準方式に応じて選択されたこのデータでカウンタの分周
比を制御することによって、選択された標準方式におい
て使用きれる所定の内部基準信号が形成されるようにし
たものである。
実施例
続いて、この発明に係る基準信号形成回路の一例を上述
した回転ドラムの位相サーブ回路に通用した場合につき
第１図を参照して説明する。
した回転ドラムの位相サーブ回路に通用した場合につき
第１図を参照して説明する。
図において、（１）はＥＩＡタイプのときに使用する基
準クロック源を示し、その周波数としてこの例ではサブ
キャリヤ周波数（３，５８ＭＨｚ ）の＋の周波数、従
って０．９０９ ＭＨｚ （従って、周期は１．１ μ
ｓｅｃ ）を使用する。同じ＜、（２）はＣＣＩ Ｒタ
イプ及びＴＲＩＤＨＮＴタイグのときに使用する基準ク
ロック源で、その周波数としてこの例ではザブキャリヤ
ＭＨｚ （周期は０．９ μｓｅｃ ）を使用する。
準クロック源を示し、その周波数としてこの例ではサブ
キャリヤ周波数（３，５８ＭＨｚ ）の＋の周波数、従
って０．９０９ ＭＨｚ （従って、周期は１．１ μ
ｓｅｃ ）を使用する。同じ＜、（２）はＣＣＩ Ｒタ
イプ及びＴＲＩＤＨＮＴタイグのときに使用する基準ク
ロック源で、その周波数としてこの例ではザブキャリヤ
ＭＨｚ （周期は０．９ μｓｅｃ ）を使用する。
これら基準クロック信号はスイッチング手段（３）によ
ってそのいずれかが選択される。この選択に使用される
スイッチングノ！ルスＰｓは一’ｔのＶＴＲにおいて選
択されたビデオ信号の標準方式に応じだノぐルスである
。
ってそのいずれかが選択される。この選択に使用される
スイッチングノ！ルスＰｓは一’ｔのＶＴＲにおいて選
択されたビデオ信号の標準方式に応じだノぐルスである
。
選択された基準クロック信号は内部基準信号形成用のカ
ウンタ（５）に供給される。この例では第１０分周用の
カウンタ（アップカウンタ若しくはダウンカウンタ）
（５Ａ）とそのカウンタ出力を分周する第２の分周用の
カウンタ（アップカウンタ若しくはダウンカウンタ）
（５Ｂ）とで構成され、第１のカウンタ（５Ａ）は外部
よシその分周比が制御されるのに対し、第２０カウンタ
（５Ｂ）の分周比は固定である。そして、第１のカウン
タ（５Ａ）は１５ビツトカウンタが使用されるのに対し
、第２のカウンタ（５Ｂ）は４ビツトカウンタである。
ウンタ（５）に供給される。この例では第１０分周用の
カウンタ（アップカウンタ若しくはダウンカウンタ）
（５Ａ）とそのカウンタ出力を分周する第２の分周用の
カウンタ（アップカウンタ若しくはダウンカウンタ）
（５Ｂ）とで構成され、第１のカウンタ（５Ａ）は外部
よシその分周比が制御されるのに対し、第２０カウンタ
（５Ｂ）の分周比は固定である。そして、第１のカウン
タ（５Ａ）は１５ビツトカウンタが使用されるのに対し
、第２のカウンタ（５Ｂ）は４ビツトカウンタである。
（６）はＲＯＭ等よりなるメモリで、これにはカウンタ
（５）、具体的には第１のカウンタ（５Ａ）の分周比を
決定するだめの個数のデータ」）が格納されている。複
数のデータＤとは夫々のタイプにおける定常走行モード
時の内部基準４号几ＥＦ−Ｎ （Ｊ！ＪＩＡタイプでは
３０ Ｈｚ 、 ＣＣＩＲタイプでは２５Ｈｚ、ＴＲ
ＩＤｇＮＴタイプでは３０ Ｈｚ及び２５ Ｈｚ ）が
端子（力から出力されるような分周比を得るだめのデー
タであり、また、変速走行モード時において必要とされ
る各タイプの内部基準信号Ｒ，ＥＦ−Ｕ（内部基準信号
几ＥＦ−Ｎに対し数チ高いか若しくは低い信号）が端子
（力から出力されるような分周比を得るだめのデータで
ある。従って、このメモリ（６）には少くとも６種類の
データＤが所定の番地に格納されている。
（５）、具体的には第１のカウンタ（５Ａ）の分周比を
決定するだめの個数のデータ」）が格納されている。複
数のデータＤとは夫々のタイプにおける定常走行モード
時の内部基準４号几ＥＦ−Ｎ （Ｊ！ＪＩＡタイプでは
３０ Ｈｚ 、 ＣＣＩＲタイプでは２５Ｈｚ、ＴＲ
ＩＤｇＮＴタイプでは３０ Ｈｚ及び２５ Ｈｚ ）が
端子（力から出力されるような分周比を得るだめのデー
タであり、また、変速走行モード時において必要とされ
る各タイプの内部基準信号Ｒ，ＥＦ−Ｕ（内部基準信号
几ＥＦ−Ｎに対し数チ高いか若しくは低い信号）が端子
（力から出力されるような分周比を得るだめのデータで
ある。従って、このメモリ（６）には少くとも６種類の
データＤが所定の番地に格納されている。
システムコントローラによってモード選択等がコントロ
ールされるものにおいては、メモリ（６）としてマイク
ロプロセッサ内の）１．ＯＭが利用される。
ールされるものにおいては、メモリ（６）としてマイク
ロプロセッサ内の）１．ＯＭが利用される。
データセレクト信号ＰＤで選択された１つの分周比決定
用データＤｎはレジスタ（８）にストアされる。
用データＤｎはレジスタ（８）にストアされる。
この例ではデータｊ）ｎが１１ビツトで構成されている
が、分周比の変更ステップが荒らくてもよい場合にはそ
れなりのレジスタ（８）を使用すればよい。
が、分周比の変更ステップが荒らくてもよい場合にはそ
れなりのレジスタ（８）を使用すればよい。
このレジスタ（８）のビット出力と上述した第１のカウ
ンタ（５Ａ）の対応するビット出力は夫々エクスクルー
ジプルオア回路等で構成された一致検出回路（９）に供
給されてビット内容の比較が行なわれ、レジスタ（８）
のビット内容に第１のカウンタ（５Ａ）のビット内容が
一致したとき、一致ノリレスＰＲが出力され、この一致
ノ？ルスＰＲで第１のカウンタ（５Ａ）がクリヤされる
。
ンタ（５Ａ）の対応するビット出力は夫々エクスクルー
ジプルオア回路等で構成された一致検出回路（９）に供
給されてビット内容の比較が行なわれ、レジスタ（８）
のビット内容に第１のカウンタ（５Ａ）のビット内容が
一致したとき、一致ノリレスＰＲが出力され、この一致
ノ？ルスＰＲで第１のカウンタ（５Ａ）がクリヤされる
。
このため、第１のカウンタ（５Ａ）は分周比決定用のデ
ータＤｎに応じてキャリー若しくはゼローノクルスが出
力される前にクリヤされることがある。
ータＤｎに応じてキャリー若しくはゼローノクルスが出
力される前にクリヤされることがある。
続いて、分周比決定用のデータＩ）ｎの具体例について
述べる。第２のカウンタ（５Ｂ）を１／２４の分周用カ
ウンタとし、基準クロック源（１） 、 （２）のクロ
ック周波数を上述のように選定した場合には、（表−１
）に示すようなデータにすることによって、出力端子（
７）からは定常走行モード時に必要な内部基準信号Ｈ，
Ｅｌ−・Ｎがイｎられる。また、同一の方式でデータＩ
）。の内容を変す３することで変速走行モード時に必要
な内部基準信号ｒ−ｂｇＦ−ｕが得られる。この例では
、ＥＩＡタイプにおけるキュー、レビュ一時の内部基準
信号１［Ｆ −Ｕとして２５ Ｈｚ若しくは３４Ｈｚを
例示する。この周波数を得るにはデータ１）。
述べる。第２のカウンタ（５Ｂ）を１／２４の分周用カ
ウンタとし、基準クロック源（１） 、 （２）のクロ
ック周波数を上述のように選定した場合には、（表−１
）に示すようなデータにすることによって、出力端子（
７）からは定常走行モード時に必要な内部基準信号Ｈ，
Ｅｌ−・Ｎがイｎられる。また、同一の方式でデータＩ
）。の内容を変す３することで変速走行モード時に必要
な内部基準信号ｒ−ｂｇＦ−ｕが得られる。この例では
、ＥＩＡタイプにおけるキュー、レビュ一時の内部基準
信号１［Ｆ −Ｕとして２５ Ｈｚ若しくは３４Ｈｚを
例示する。この周波数を得るにはデータ１）。
として（表−２）に示すような値に選定すればよい。
（表−１）
（表−２）
この実施例によれば、ＬＬＩＳの重みは約０．０８ ％
になるので、原理的には０．０８％きざみで内部基準信
号Ｒ，ＥＦ−Ｎの周波数を可変できる。
になるので、原理的には０．０８％きざみで内部基準信
号Ｒ，ＥＦ−Ｎの周波数を可変できる。
このように、卸−のカウンタ（５）と、同一のクロック
信号を使用してもｒ−タＤｎの設定によって第１のカウ
ンタ（５Ａ）の分周比が最小ビットを単位として変更さ
れるから、任意の周波数に逓降された内部基準信号を第
２のカウンタ（５Ｂ）から得ることができる。
信号を使用してもｒ−タＤｎの設定によって第１のカウ
ンタ（５Ａ）の分周比が最小ビットを単位として変更さ
れるから、任意の周波数に逓降された内部基準信号を第
２のカウンタ（５Ｂ）から得ることができる。
なお、（表−１）及び（衣−２）に示すデータＩＪｎは
カウンタ（５）として第１図に示す回路構成を採用し、
基準クロック源＋１） 、 ｔ２）の周波数としてサブ
キャリヤ周波数の土の周波数を使用したときの仙である
から、カウンタ（５）のビット長や基準クロック周波数
が相違すれば、それに伴ってデータＩＪｎの内容も変更
されることは損うまでもない。
カウンタ（５）として第１図に示す回路構成を採用し、
基準クロック源＋１） 、 ｔ２）の周波数としてサブ
キャリヤ周波数の土の周波数を使用したときの仙である
から、カウンタ（５）のビット長や基準クロック周波数
が相違すれば、それに伴ってデータＩＪｎの内容も変更
されることは損うまでもない。
また、上述では２つの基準クロック源（１） 、 １２
）を設け、その出力を選択したが、一方の基準クロック
源（２）７どけを使用してもよい。カウンタ（５）も単
一のカウンタで構成してもよい。
）を設け、その出力を選択したが、一方の基準クロック
源（２）７どけを使用してもよい。カウンタ（５）も単
一のカウンタで構成してもよい。
ところで、第１図に示す例では第１のカウンタ（５Ａ）
の内容が分周比決定用のデータ１）。のビータ内容に一
致したとき第１のカウンタ（５Ａ）をリセットするよう
にしたリセットタイプのものである“が、これを！リセ
ットタイツ０にすることも１きる。
の内容が分周比決定用のデータ１）。のビータ内容に一
致したとき第１のカウンタ（５Ａ）をリセットするよう
にしたリセットタイプのものである“が、これを！リセ
ットタイツ０にすることも１きる。
第２図はその一例の系統図で、第１６）カウンタ（５Ａ
）には計数値検出回路（イ）が設けられて、例えばカウ
ンタの内容がオール１になったことが検出され、このと
き得られるストローブノヤルスで、ノリセットｒ−）ｔ
２υが開いて、レジスフ（８）にストアされていた分周
比決定用のデータ１）。が第１０カウンタ（５Ａ）にロ
ードされる。従って、第１のカウンタ（５Ａ）はロード
さ九たデータＤｎに基いてカウント動作が開始する。こ
の動作は設定された分周比によって決まるサイクルで繰
り返えされる。
）には計数値検出回路（イ）が設けられて、例えばカウ
ンタの内容がオール１になったことが検出され、このと
き得られるストローブノヤルスで、ノリセットｒ−）ｔ
２υが開いて、レジスフ（８）にストアされていた分周
比決定用のデータ１）。が第１０カウンタ（５Ａ）にロ
ードされる。従って、第１のカウンタ（５Ａ）はロード
さ九たデータＤｎに基いてカウント動作が開始する。こ
の動作は設定された分周比によって決まるサイクルで繰
り返えされる。
このように、プリセットタイツでも第１０カウンタ（５
Ａ）の分周比を制御できる。
Ａ）の分周比を制御できる。
応用例
第１図Ｖこ示す実施例は回転体として回転ドラムを例示
したが、例えばキヤプスタンの回転位相をコントロール
する位相ロック回路にもこの発明を適用できるはいうま
でもない。
したが、例えばキヤプスタンの回転位相をコントロール
する位相ロック回路にもこの発明を適用できるはいうま
でもない。
発明の詳細
な説明しブζようにこの発明の構成によれば、分周比決
定用のデータ■）ｎを設定するだけで、カウンタ（５）
の分周比を設定できるだめ、このデータ１〕。
定用のデータ■）ｎを設定するだけで、カウンタ（５）
の分周比を設定できるだめ、このデータ１〕。
を変更するだけでカウンタＧｊ）の分周比が殊更されて
任意の筒波数に逓降された内部基準信号を形成できる。
任意の筒波数に逓降された内部基準信号を形成できる。
従って、単一のカウンタ（５）と同一のクロック信号を
使用しても、定常走行モード時の内部基準信号ＲＥ、ｌ
”−Ｎは勿論のこと、キュー、レビュ一時の内部基準信
号ＲＥＦ、Ｕ及び、これ以外の変速走行モード時に必要
な内部基準信号を簡単かつ正確に形成することができる
。このため、タイプの異るＶＴＲでも同一の基準信号形
成回路を使用できる。
使用しても、定常走行モード時の内部基準信号ＲＥ、ｌ
”−Ｎは勿論のこと、キュー、レビュ一時の内部基準信
号ＲＥＦ、Ｕ及び、これ以外の変速走行モード時に必要
な内部基準信号を簡単かつ正確に形成することができる
。このため、タイプの異るＶＴＲでも同一の基準信号形
成回路を使用できる。
その構成もカウンタ（５）とレジスフ（８）、−数構出
回路（９）及びメモリ（６）だけで７ｉむから＋１４成
が簡略化きれ、［Ｃ化に好適である。
回路（９）及びメモリ（６）だけで７ｉむから＋１４成
が簡略化きれ、［Ｃ化に好適である。
第１図及び２」〜２図は夫々この発明に係る基準信号形
成回路の一例を示す系統図である。 （１） 、 （２）は基準クロック源、（５）は基準信
号形成用のカウンタ、（６）はメモリ、（８）はレジス
フ、（９）’は一致検出回路、シυはプリセットダート
である。 代理人 伊藤 貞 同 松隈秀盛
成回路の一例を示す系統図である。 （１） 、 （２）は基準クロック源、（５）は基準信
号形成用のカウンタ、（６）はメモリ、（８）はレジス
フ、（９）’は一致検出回路、シυはプリセットダート
である。 代理人 伊藤 貞 同 松隈秀盛
Claims (1)
- ビデオ信号を記録再生する記録再生装ｆｌにおいて、ビ
デオ信号の標準方式に応じて使用される複数の基準クロ
ック源と、その基準クロックが供給される回転体制御用
基準信号の形成用カウンタと、このカウンタの分周比決
定用のデータを格納したメモリと、この分周比決定用の
データが標準方式に応じて選択されてストアされるレジ
スタとを有し、このレジスタの出力で上記カウンタの分
周比が制御されて、選択された標準方式において使用さ
れる所定の基準信号が得られるようになされた回転体の
基準信号形成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57187072A JPS5977659A (ja) | 1982-10-25 | 1982-10-25 | 回転体の基準信号形成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57187072A JPS5977659A (ja) | 1982-10-25 | 1982-10-25 | 回転体の基準信号形成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5977659A true JPS5977659A (ja) | 1984-05-04 |
Family
ID=16199640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57187072A Pending JPS5977659A (ja) | 1982-10-25 | 1982-10-25 | 回転体の基準信号形成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977659A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5061177A (ja) * | 1973-09-28 | 1975-05-26 | ||
| JPS5075405A (ja) * | 1973-11-06 | 1975-06-20 | ||
| JPS54142963A (en) * | 1978-04-26 | 1979-11-07 | Teledyne Ind | Signal generator |
| JPS55852B1 (ja) * | 1970-05-07 | 1980-01-10 | ||
| JPS5623033A (en) * | 1979-12-17 | 1981-03-04 | Trio Kenwood Corp | Variable frequency divider |
| JPS56168479A (en) * | 1980-05-28 | 1981-12-24 | Mitsubishi Electric Corp | Magnetic picture recorder and reproducer |
| JPS5780881A (en) * | 1980-11-07 | 1982-05-20 | Matsushita Electric Ind Co Ltd | Rotary head type magnetic recording and reproducing device |
-
1982
- 1982-10-25 JP JP57187072A patent/JPS5977659A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55852B1 (ja) * | 1970-05-07 | 1980-01-10 | ||
| JPS5061177A (ja) * | 1973-09-28 | 1975-05-26 | ||
| JPS5075405A (ja) * | 1973-11-06 | 1975-06-20 | ||
| JPS54142963A (en) * | 1978-04-26 | 1979-11-07 | Teledyne Ind | Signal generator |
| JPS5623033A (en) * | 1979-12-17 | 1981-03-04 | Trio Kenwood Corp | Variable frequency divider |
| JPS56168479A (en) * | 1980-05-28 | 1981-12-24 | Mitsubishi Electric Corp | Magnetic picture recorder and reproducer |
| JPS5780881A (en) * | 1980-11-07 | 1982-05-20 | Matsushita Electric Ind Co Ltd | Rotary head type magnetic recording and reproducing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864428A (en) | Disk player having variable spindle speed for continuous audio in fast and slow reproduction modes | |
| US4587573A (en) | Coded signal reproducing apparatus | |
| JPH02187964A (ja) | ヘリカルオーディオを記録する時のテープ速度オーバーライド動作のための方法及び装置 | |
| JPS59198516A (ja) | デイジタルビデオテ−プレコ−ダ | |
| KR950005598B1 (ko) | 비디오 디스크 재생장치 | |
| JP2757505B2 (ja) | 時間軸補正装置 | |
| US5036508A (en) | Spindle servo unit for disk playing device | |
| JPS5860461A (ja) | ビデオ記録媒体再生装置 | |
| JP2570004B2 (ja) | Ｃｄ−ｉ再生装置 | |
| JPS5989085A (ja) | デジタルテレビ信号再生装置 | |
| US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
| GB2314668A (en) | Device and method for controlling a multidomain memory in an optical disc player | |
| JP2541124B2 (ja) | オ―ディオサンプリングクロック発生装置 | |
| JP2718768B2 (ja) | 磁気録画再生装置 | |
| JPH035956A (ja) | 静止画再生装置 | |
| JPH0115005Y2 (ja) | ||
| JPS6112181A (ja) | スロ−モ−シヨン再生用制御回路 | |
| JP3336092B2 (ja) | 再生装置 | |
| JPH045105Y2 (ja) | ||
| JP2591030B2 (ja) | 回転記録媒体及びその記録／再生装置 | |
| JP3263886B2 (ja) | 時間軸補償装置および方法 | |
| JP2844765B2 (ja) | ビデオ信号再生装置 | |
| JP3049716B2 (ja) | 時間軸補正回路 | |
| JP2822380B2 (ja) | ディジタル信号記録及び記録再生装置 | |
| JPH0216894A (ja) | フイールドメモリ装置 |