JPS5979334A - レジスタアクセス装置 - Google Patents
レジスタアクセス装置Info
- Publication number
- JPS5979334A JPS5979334A JP57189647A JP18964782A JPS5979334A JP S5979334 A JPS5979334 A JP S5979334A JP 57189647 A JP57189647 A JP 57189647A JP 18964782 A JP18964782 A JP 18964782A JP S5979334 A JPS5979334 A JP S5979334A
- Authority
- JP
- Japan
- Prior art keywords
- register
- bus
- access
- request line
- access request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は計算機システムの中央処理装置（以下ＣＰＵ
と略記する）外に設けられ、ＣＰＵからシステムバスを
介してアクセスすべきレジスタに対シ、ＣＰＵからアク
セスするためのアクセス装置に関するものである。
と略記する）外に設けられ、ＣＰＵからシステムバスを
介してアクセスすべきレジスタに対シ、ＣＰＵからアク
セスするためのアクセス装置に関するものである。
第１図は従来のこの種の装置を示すブロック図で、図に
おいて（１）はＣＰＵ、 ＋２）は主記憶装置（以下■
犯と略記する）、（３）は演算論理回路（以下ＡＬＵと
略記する）とＲＡＭとから構成される装置（４）はＭＭ
Ｕ （２）内のレジスタ、（５）はＡＬＵバス、（６）
はアドレスバス、（力はデータバス、（８）Ｈメモリリ
クエスト線、（９）はメモリであり、アドレスバス（６
）、データバス（７）及びメモリリクエスト線（８）を
総称してシステムバス（１０という。
おいて（１）はＣＰＵ、 ＋２）は主記憶装置（以下■
犯と略記する）、（３）は演算論理回路（以下ＡＬＵと
略記する）とＲＡＭとから構成される装置（４）はＭＭ
Ｕ （２）内のレジスタ、（５）はＡＬＵバス、（６）
はアドレスバス、（力はデータバス、（８）Ｈメモリリ
クエスト線、（９）はメモリであり、アドレスバス（６
）、データバス（７）及びメモリリクエスト線（８）を
総称してシステムバス（１０という。
システムバス００を用いてＣＰＵ （１１からメモリ（
９）にアクセスする方法はよく知られているので説明を
省略するが、ＣＰＵ （１１内の演算装置（３）がレジ
スタ（４）の内容を使用するためには、ＡＬＵバス（５
）を経由してレジスタ（４）の内容を演算装置（３）の
ＲＡＭに書込み、或は演鎧装置（３）のＡＬＵの出力を
ＡＬＵバス（５）を経由してレジスタに書込む。
９）にアクセスする方法はよく知られているので説明を
省略するが、ＣＰＵ （１１内の演算装置（３）がレジ
スタ（４）の内容を使用するためには、ＡＬＵバス（５
）を経由してレジスタ（４）の内容を演算装置（３）の
ＲＡＭに書込み、或は演鎧装置（３）のＡＬＵの出力を
ＡＬＵバス（５）を経由してレジスタに書込む。
従来の装置〜は以上のように構成されているので、シス
テムバス叫以外にＡＬＵバス（５）を必要とし、綜合的
にバスを構成する信号線の本数が増大し、従ってバスド
ライバ（ｂｕｓ ｄｒｉｖｅｒ ）、 バスレシーバ（
ｂｕｓ ｒｅｃｅｉｖｅｒ ） の数も増大するので
、これをＱ（成する■Ｃ斂も増加するという欠点があっ
た。
テムバス叫以外にＡＬＵバス（５）を必要とし、綜合的
にバスを構成する信号線の本数が増大し、従ってバスド
ライバ（ｂｕｓ ｄｒｉｖｅｒ ）、 バスレシーバ（
ｂｕｓ ｒｅｃｅｉｖｅｒ ） の数も増大するので
、これをＱ（成する■Ｃ斂も増加するという欠点があっ
た。
〔発明の４既要〕
この発明は従来の装置に訃ける上記の欠点を除去するた
めになされたものでＡＬＵバスを設けることなく ＣＰ
Ｕ外のレジスタにＣＰＵからアクセスすることができる
レジスタアクセス装置を提供することを目的としている
。
めになされたものでＡＬＵバスを設けることなく ＣＰ
Ｕ外のレジスタにＣＰＵからアクセスすることができる
レジスタアクセス装置を提供することを目的としている
。
このため、この発明ではレジスタ（４）にアクセスする
だめの方法をメモリ（９）にアクセスするだめの方法と
ほぼ同様にしたものである。すなわち、アクセスを必要
とするレジスタごとにレジスタアドレスを定め、このレ
ジスタアドレスを指定するレジスタアドレス信号をアド
レスバスにより送出し、レジスタアドレス信号により指
定されたレジスタから読出し又は書込むデータはデータ
バスにより伝送した。ただ、システムバス中にメモリリ
クエスト線の他にレジスタアクセスリクエスト線を設け
てメモリ（９）へのアクセスかレジスタへのアクセスか
を区別した。以下、図面（（ついてこの発明の詳細な説
明する。
だめの方法をメモリ（９）にアクセスするだめの方法と
ほぼ同様にしたものである。すなわち、アクセスを必要
とするレジスタごとにレジスタアドレスを定め、このレ
ジスタアドレスを指定するレジスタアドレス信号をアド
レスバスにより送出し、レジスタアドレス信号により指
定されたレジスタから読出し又は書込むデータはデータ
バスにより伝送した。ただ、システムバス中にメモリリ
クエスト線の他にレジスタアクセスリクエスト線を設け
てメモリ（９）へのアクセスかレジスタへのアクセスか
を区別した。以下、図面（（ついてこの発明の詳細な説
明する。
第２図はこの発明の一実施例を示すブロック図で、第１
図と同一符号は同−又は相当部分を示し、Ｑｌはレジス
タアクセスリクエスト線であり、この発明ではアドレス
バス（６）、データバス（７）、メモリリクエスト線（
８）及びレジスタアクセスリクエスト線Ｕ）によってシ
ステムバス（ハ）が構成される。
図と同一符号は同−又は相当部分を示し、Ｑｌはレジス
タアクセスリクエスト線であり、この発明ではアドレス
バス（６）、データバス（７）、メモリリクエスト線（
８）及びレジスタアクセスリクエスト線Ｕ）によってシ
ステムバス（ハ）が構成される。
ＣＰＵ ｆｉ＋からレジスタ（４１アクセスする際、当
該レジスタ（４）に対して定められたレジスタアドレス
を示すレジスタアドレス信号をアトトスバス（６）上に
送出し、同時にレジスタアクセスリクエスト信号をレジ
スタアクセスリクエスト線Ｇ′力上に送出する。レジス
タアドレス信号はＭＭｔＪ （２）でデコードされ指定
さり、たレジスタ（４）をデータバス（７）に接続する
。読出しのだめのアクセスである場合はレジスタ（４）
の内容がデータバス（７）に送出され、書込みのだめの
アクセスである場合はｃｐｕ （１）からデータバス（
７）に送出されたデータがレジスタ（４）に書込まれる
。
該レジスタ（４）に対して定められたレジスタアドレス
を示すレジスタアドレス信号をアトトスバス（６）上に
送出し、同時にレジスタアクセスリクエスト信号をレジ
スタアクセスリクエスト線Ｇ′力上に送出する。レジス
タアドレス信号はＭＭｔＪ （２）でデコードされ指定
さり、たレジスタ（４）をデータバス（７）に接続する
。読出しのだめのアクセスである場合はレジスタ（４）
の内容がデータバス（７）に送出され、書込みのだめの
アクセスである場合はｃｐｕ （１）からデータバス（
７）に送出されたデータがレジスタ（４）に書込まれる
。
レジスタアドレスの種類はメモリ（９）のアドレスの種
類と同数だけ構成することができる。
類と同数だけ構成することができる。
なお上記実施例ではレジスタ（４）はＭＭＵ （２）内
に設けられる例を示したが、システムバス０すにより。
に設けられる例を示したが、システムバス０すにより。
Ｃ１）Ｕ （１１に接続された他のデバイス、たとえば
入出力処理装置、Ｋ設けられたレジスタ類に対するアク
セスに関しても同様である。
入出力処理装置、Ｋ設けられたレジスタ類に対するアク
セスに関しても同様である。
以上のようにこの発明によれば、ＣＰＵ外に設けられた
レジスタにＣＰＵからアクセスする為に従来のシステム
バスに１本のレジスタアクセスリクエスト線を追加する
だけでよいので、総合的にパスラインの本数を減少させ
ることができる。
レジスタにＣＰＵからアクセスする為に従来のシステム
バスに１本のレジスタアクセスリクエスト線を追加する
だけでよいので、総合的にパスラインの本数を減少させ
ることができる。
第１図は従来の装置、を示すブロック図、第２図はこの
発明の一実施例を示すブロック図である。 （１）・・・ＣＰＵ、 ＋２）・・・ＭＭｔＪ 、（４
）・・・レジスタ、（６）・・・アドレスバス、（７）
・・・データバス、（８）・・・メモリリクエスト線、
（イ）・・・レジスタアクセスリフニスＬ＊Ｌ＠】ｌ・
・・システムバス。 なお、図中同一符号は同−又は相当部分を示すものとす
る。 代理人 葛 野 信 −
発明の一実施例を示すブロック図である。 （１）・・・ＣＰＵ、 ＋２）・・・ＭＭｔＪ 、（４
）・・・レジスタ、（６）・・・アドレスバス、（７）
・・・データバス、（８）・・・メモリリクエスト線、
（イ）・・・レジスタアクセスリフニスＬ＊Ｌ＠】ｌ・
・・システムバス。 なお、図中同一符号は同−又は相当部分を示すものとす
る。 代理人 葛 野 信 −
Claims (1)
- 計算機システムの中央処理装置外に設けられたＬ／レジ
スタ対し中央処理装置からアクセスするためのレジスタ
アクセス装置において、システムバス中に設けられ、こ
のシステムバスに接続すれるすべてのレジスタに対する
レジスタアクセスリクエスト信号を伝送するレジスタア
クセスリクエスト線と、上記システムバス中のアドレス
バスにより、アクセスしようとするレジスタを指定する
レジスタアドレス信号を送出する手段と、このレジスタ
アドレス信号によシ指定されたレジスタへ入力し又は当
該レジスタから出力するデータを上記システムバス中の
データバスに送出する手段とを備えたことを特徴とする
レジスタアクセス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189647A JPS5979334A (ja) | 1982-10-28 | 1982-10-28 | レジスタアクセス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57189647A JPS5979334A (ja) | 1982-10-28 | 1982-10-28 | レジスタアクセス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5979334A true JPS5979334A (ja) | 1984-05-08 |
Family
ID=16244808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57189647A Pending JPS5979334A (ja) | 1982-10-28 | 1982-10-28 | レジスタアクセス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5979334A (ja) |
-
1982
- 1982-10-28 JP JP57189647A patent/JPS5979334A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6259822B2 (ja) | ||
| KR900005287A (ko) | 데이타 제어 장치 및 그것을 사용하는 시스템 | |
| JPH01305460A (ja) | プロセッサ間通信方式 | |
| JPS5979334A (ja) | レジスタアクセス装置 | |
| JPS61217861A (ja) | デ−タ処理方式 | |
| JPH0227696B2 (ja) | Johoshorisochi | |
| JPS6232832B2 (ja) | ||
| JPS6113633B2 (ja) | ||
| JP3019323B2 (ja) | イメージメモリのダイレクトアクセス方法 | |
| JP3219422B2 (ja) | キャッシュメモリ制御方式 | |
| JP2612715B2 (ja) | アドレスバス制御装置 | |
| JPS63124161A (ja) | デ−タ転送制御方式 | |
| JPS61213946A (ja) | マイクロコンピユ−タ | |
| JPH0431939A (ja) | 外部記憶装置 | |
| JPH01241643A (ja) | インタフェース装置 | |
| JPH056899B2 (ja) | ||
| JPH0223059B2 (ja) | ||
| JPS6326906B2 (ja) | ||
| JPS6385958A (ja) | システム制御方式 | |
| JPS63829B2 (ja) | ||
| JPS58213371A (ja) | デ−タ処理システム | |
| JPS63313251A (ja) | アドレッシング回路 | |
| JPS62229457A (ja) | Ｄｍａデータ転送制御装置 | |
| JPS6428736A (en) | Data error processing system for processing unit of common bus system | |
| JPH03167648A (ja) | ダイレクトメモリアクセス制御装置 |