JPH056899B2 - - Google Patents

Description

【発明の詳細な説明】 ［概要］ メモリ・キー情報を送出および載せることので
きない、Ｉ／ＯアダプタおよびＩ／Ｏアダプタ・
バスを接続するチヤネル装置において、Ｉ／Ｏア
ダプタとメモリ間でデータ転送を行う際、チヤネ
ル装置においてメモリ・キー情報を付加すること
のできる手段を提供したもので、そのためチヤネ
ル装置内にキー情報を格納するキー・ストレージ
と周辺回路を備えた。

［産業上の利用分野］ 本発明は、情報処理システムにおけるデータ転
送に係わり、さらに特定すれば、メモリ・アクセ
ス情報の転送におけるキー情報の処理に関するも
のである。

情報処理システムにおいては、メモリの内容を
保護するためキー情報を設けて、キー情報が一致
しなければアクセスを禁止することを行つている
システムがある。

本発明はキー情報を送出することが不可能な
Ｉ／ＯアダプタおよびＩ／Ｏアダプタ・バスから
のメモリ・アクセス時のキー情報付与方法に関す
るものである。

［従来の技術］ 従来、第３図のシステム構成図におけるチヤネ
ル装置＃１に示すように、チヤネル装置６に入出
力装置または入出力制御装置５が直接接続される
通常のインタフエースの場合は、入出力装置また
は入出力制御装置５が主記憶装置（以下メモリと
略称す）２にアクセスする際には、メモリ・アド
レスをチヤネル自身が発生するため、メモリ・ア
クセスのためのキー情報はチヤネルがチヤネル・
アドレス語（CAW）フエツチ時に得られ、キー
情報を付加してアクセスしていた。

［発明が解決しようとする問題点］ 上記従来のチヤネル・インタフエースと異な
り、第３図のシステム構成図におけるチヤネル装
置＃０に示すように、複数の入出力装置または入
出力制御装置５が接続され、チヤネル装置に似た
機能を持つＩ／Ｏアダプタ４の接続されたＩ／Ｏ
アダプタ・バスによつて、チヤネル装置３にイン
タフエースする方式が使用されるようになつてき
た。

このようなＩ／Ｏアダプタ４には、中央処理装
置（以下CPUと略称す）１から直接、転送の指
示を与え、Ｉ／Ｏアダプタ４からは、Ｉ／Ｏアダ
プタ・バスにアドレスを載せて送出し、キー情報
を付加することはできないようになつている。

本発明は、このようにキー情報を送出および載
せることのできない、Ｉ／ＯアダプタおよびＩ／
Ｏアダプタ・バスからのメモリ・アクセス時に、
キー情報を付加する手段を提供しようとするもの
である。

［問題点を解決するための手段］ 第１図は本発明のデータ転送方式の原理ブロツ
ク図を示す。

第１図において、１はCPU、２はメモリ
（MEM）であり、３はチヤネル装置である。

チヤネル装置３には、Ｉ／Ｏアダプタ・バスが
接続され、Ｉ／Ｏアダプタ・バスにはＩ／Ｏアダ
プタ４が接続されている。

３１はチヤネル装置３内に備えられ、複数のキ
ー・コードを格納しメモリ・アドレスにより書込
み、読出し可能なキー・ストレージである。印
はキー・ストレージ３１より読み出されたキー情
報と前記Ｉ／Ｏアダプタ・バス上に載せられた主
記憶アドレスとを並べて送出する送出手段であ
る。

Ｉ／Ｏアダプタ４とメモリ２間でデータ転送す
る際には、Ｉ／Ｏアダプタ・バス上のアドレスに
よつて、チヤネル装置３内のキー・ストレージ３
１にアクセスし、チヤネル装置３はＩ／Ｏアダプ
タ・バス上のアドレスに、キー・ストレージ３１
から読み出されたキー・コードを付加して、シス
テム・バスを経由してメモリ２に送出する。

キー・ストレージ３１は、例えば、メモリ２の
ページに相当する容量を持ち、データ転送起動時
に、CPU１からページ単位に、メモリ・アドレ
スに対応したキー・コードをセツトする。

［作用］ 上記の構成によつて、キー情報を送出および載
せることのできない、Ｉ／ＯアダプタおよびＩ／
Ｏアダプタ・バスからのメモリ・アクセスに対し
て、キー情報を付加して送出することが可能とな
る。

本発明は、このように、キー・コードを載せる
機能のあるシステム・バスに対し、キー・コード
を送出および載せる機能のない異なるバスを接続
した場合に、この異なつたバス配下の各種アダプ
タがメモリとデータ転送する場合に有効となるも
のである。

［実施例］ 以下第２図に示す実施例により、本発明をさら
に具体的に説明する。

第２図は、本発明の実施例の要部回路図であつ
て、チヤネル装置内のキー情報関連部分を示す。

第２図において、３１はメモリ・アドレスに対
応するキー・コードを格納するキー・ストレージ
であり、メモリにおけるページ単位（例えば
4KB）ごとに相当する容量を持つている。

３２は、キー・ストレージ３１にアクセスする
ためのキー・ストレージ・アドレス・レジスタで
あり、キー・ストレージ・アドレスはメモリ・ア
ドレスと同一の値を持つ。

ただし、ページ内アドレスを示すメモリ・アド
レスの下位ビツトは無視される。

３３はメモリにアクセスするため、システム・
バスに送出するメモリ・アドレスを一時記憶する
メモリ・アドレス・レジスタであり、Ｉ／Ｏアダ
プタ・バス・アドレスがセツトされる。

３４はキー・ストレージ３１から読み出された
キー・コードを一時記憶するキー・コード・レジ
スタであつて、メモリ・アドレス・レジスタ３３
と並べられ、同一の制御によつて、システム・バ
スに送出される。

データ転送起動時には、キー・ストレージ・ア
ドレス・レジスタ３２に、CPUからアドレスを
セツトし、対応するキー・コードをキー・ストレ
ージ３１に、ページ単位に、格納する。

Ｉ／Ｏアダプタ・バス上に載せられたＩ／Ｏア
ダプタからのアドレスは、キー・ストレージ・ア
ドレス・レジスタ３２に入れられ、キー・ストレ
ージ３１を読み出す。

キー・ストレージ３１から読み出されたキー・
コードは、キー・コード・レジスタ３４に入れら
れ、メモリ・アドレス・レジスタ３３に入れられ
たＩ／Ｏアダプタ・バス・アドレスとと共に、シ
ステム・バス経由でメモリへ送出される。

［発明の効果］ 以上説明のように本発明によれば、キー情報を
送出および載せることのできない、Ｉ／Ｏアダプ
タおよびＩ／Ｏアダプタ・バスからのメモリ・ア
クセスに対して、キー情報を付加して送出するこ
とが可能となり、システムの信頼性を向上するこ
とができ、その実用上の効果はきわめて大きい。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は本
発明の実施例の要部回路図、第３図はシステム構
成図である。 図面において、１はCPU，２はメモリ
（MEM）、３，６はチヤネル、４はＩ／Ｏアダプ
タ、５は入出力装置または入出力制御装置、３１
はキー・ストレージ、３２はキー・ストレージ・
アドレス・レジスタ、３３はメモリ・アドレス・
レジスタ、３４はキー・コード・レジスタ、をそ
れぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ システム・バスに接続する中央処理装置１、
   主記憶装置２、チヤネル装置３、および該チヤネ
   ル装置３に接続するＩ／Ｏアダプタ・バスに接続
   され前記中央処理装置１から直接データ転送の指
   示を与えられ前記主記憶装置２とデータ転送する
   Ｉ／Ｏアダプタ４を含むデータ処理システムにお
   いて、 該チヤネル装置３内に複数のキー情報を格納し
   主記憶装置アドレスによつてアクセスし書込み、
   読出し可能なキー・ストレージ３１と、 該キー・ストレージ３１より読み出されたキー
   情報と前記Ｉ／Ｏアダプタ・バス上に載せられた
   主記憶装置アドレスとを並べて送出する送出手段
   とを備え、 前記Ｉ／Ｏアダプタ４と前記主記憶装置２間の
   データ転送に際し、前記チヤネル装置３は、 前記Ｉ／Ｏアダプタ・バス上に主記憶装置アド
   レスが載せられたことにより、自動的に前記キ
   ー・ストレージ３１からキー情報を読み出し、該
   主記憶装置アドレスに付加して前記主記憶装置２
   に送出するよう構成したことを特徴とするデータ
   転送方式。 ２ 上記記載におけるキー・ストレージ３１は、
   データ転送起動時に、中央処理装置１より、必要
   とする領域の主記憶装置アドレスに対応したキー
   情報を設定するよう構成したことを特徴とする特
   許請求の範囲第１項記載のデータ転送方式。