JPS598071B2 - 絶縁ゲイト型電界効果半導体装置の作製方法 - Google Patents
絶縁ゲイト型電界効果半導体装置の作製方法Info
- Publication number
- JPS598071B2 JPS598071B2 JP53105771A JP10577178A JPS598071B2 JP S598071 B2 JPS598071 B2 JP S598071B2 JP 53105771 A JP53105771 A JP 53105771A JP 10577178 A JP10577178 A JP 10577178A JP S598071 B2 JPS598071 B2 JP S598071B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- drain
- source
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は集積回路特にＭＩＳ−ＦＥＴ（絶縁ゲイト型電
界効果トランジスタ）をーケ又は複数ケを一体とした半
導体装置に関するものである。
界効果トランジスタ）をーケ又は複数ケを一体とした半
導体装置に関するものである。
従来、半導体装置特にＭＩＳ−ＦＥＴはその構造作製方
法により幾つかの型が知られているが、代表的なものと
してシリコンゲイト・セルフアライン型ＭＩＳ−ＦＥＴ
がある。これはその作製順序が、アクティブエレメント
外周辺の絶縁物を作るゲイト絶縁膜及びその上に密着し
たシリコン半導体をゲイト電極として構成する。更に、
フォトエッチでソース、ドレイン穴を作りこれら全体を
熱拡散する。このときゲイトがあらかじめ作られている
ため、ソース、・ドレインを構成する一対の不純物領域
のゲイトとの位置は自動的に決められる。即ち、セルフ
アライン方式になる。更に、これら全体に酸化珪素被膜
を形成し、ソース、ドレイン用電極穴を作り、最後にア
ルミニウムでソース、ドレインのリードを作製するもの
である。この方式の長所はセルフアライン方式である。
ゲイト導体がＰ型ドープドシリコンであるため基板との
間に仕事関数差がない、二層配線が可能であるといつた
点が指摘でき、現在知られているＭＩＳ・ＦＥＴの最も
優れた作製方法及び構造であるとされている。しかしな
がら、このＭＩＳ−ＦＥＴはＰチャネル方式のみしかで
きない。ソース、ドレインのリードがソース、ドレイン
の電極部分で断線しやすい、二層配線のみである、ゲイ
トを作製した後１１００℃〜１２００℃の熱処理を行う
拡散工程を必要とするためゲイトに特殊な物質を用いる
ことができない等少なからぬ欠点を有する。・本発明は
従来のＭＩＳ−ＦＥＴの有する特長のみならず、かかる
欠点を除去したものであつて、その技術思想としてソー
ス、ドレインの電極またたはリードを半導体又は半導体
に金属を密着させた多層リードとすること、及びこのリ
ード又はその構成体を作製した後ゲイトを作製すること
にある。本発明の特長としては以下のことが示される。
即ち、セルフアライン方式を採用することが可能である
。フオトマスク５枚で三層配線が可能である。コンデン
サーをＭＩＳ−ＦＥＴの作製と同時に作ることが可能で
ある。ＭＩＳ−ＦＥＴは側周辺を誘電体に囲まれ、又下
側はわずかの工程の増加でＰＮ逆バイアスアイソレーシ
ヨンを行うことができるためコンプリメンタリ一・ＭＩ
Ｓ−ＦＥＴとすることもまた、その他バイボーラ型トラ
ンジスタと同様にアイソレイシヨンを必要とする大規模
集積回路（ＬＳＩ）構成が可能である。さらにソース、
ドレインの一部又は全部がソース、ドレインのリードを
併用したる構造を有すること、及びソース、ドレインと
リードとの配線が同一平面にあるためこの上層への多層
配線が容易になることがその構造における特長である。
以上の如き多くの特長を有するものであつて以下に実施
例に従つて詳しくその作製方法、構造を説明する。図面
において、第１図はＰチャネルＭＩＳ・ＦＥＴの例であ
る。ＮチャネルＮＩＳ−ＦＥＴとするには以下の伝導型
を逆にすれば同様である。図面はおいてはＭＩＳ−ＦＥ
Ｔを一つ及びリード、コンデンサー、更にはリードとそ
の接点又は電極の部分を示してあるが、これらの要素が
半導体装置の基本であつて、Ｃ又はＬＳＩは本発明構造
を複合化したのみであることを附記する。又、本発明に
おいて、リードは半導体に不純物が多量にドープされる
等により導電性の極めて優れた状態であつて、少くとも
その下側は、絶縁物特に酸化珪素膜に接した構成体を示
し、ソースおよびドレインとは、ゲイト下のチャネル形
成領域に隣接した、半導体に不純物が多量にドープされ
たる等により導電性のきわめてすぐれた構成体を示す。
なお、本実施例においては、半導体とはシリコンを用い
たが、本発明の技術思想はその他の半導体、例えばゲル
マニウム、ヒ化ガリウム、その他の化合物半導体等に対
しても適用されるものであること，は言うまでもない。
又、ゲイト絶縁物としては酸化珪素、窒化珪素、酸化ア
ルミニウムをその基本材料としているが、その他酸化チ
タン、酸化タンタル等他の材料を用いてもよいことは同
様であり、又後述する如くこのゲイト絶縁物中に金属又
は半導体クラスタ又は薄膜を不揮発性メモリの電荷捕獲
中心として介在させてもよく、その他フローテイングゲ
イト構造としてもよい。いずれにしてもゲイトに対して
は多くの変形を適用し得ることが本発明の特長の一つで
ある。実施例 １ 第１図に本発明装置及び作製方法が示してある。
法により幾つかの型が知られているが、代表的なものと
してシリコンゲイト・セルフアライン型ＭＩＳ−ＦＥＴ
がある。これはその作製順序が、アクティブエレメント
外周辺の絶縁物を作るゲイト絶縁膜及びその上に密着し
たシリコン半導体をゲイト電極として構成する。更に、
フォトエッチでソース、ドレイン穴を作りこれら全体を
熱拡散する。このときゲイトがあらかじめ作られている
ため、ソース、・ドレインを構成する一対の不純物領域
のゲイトとの位置は自動的に決められる。即ち、セルフ
アライン方式になる。更に、これら全体に酸化珪素被膜
を形成し、ソース、ドレイン用電極穴を作り、最後にア
ルミニウムでソース、ドレインのリードを作製するもの
である。この方式の長所はセルフアライン方式である。
ゲイト導体がＰ型ドープドシリコンであるため基板との
間に仕事関数差がない、二層配線が可能であるといつた
点が指摘でき、現在知られているＭＩＳ・ＦＥＴの最も
優れた作製方法及び構造であるとされている。しかしな
がら、このＭＩＳ−ＦＥＴはＰチャネル方式のみしかで
きない。ソース、ドレインのリードがソース、ドレイン
の電極部分で断線しやすい、二層配線のみである、ゲイ
トを作製した後１１００℃〜１２００℃の熱処理を行う
拡散工程を必要とするためゲイトに特殊な物質を用いる
ことができない等少なからぬ欠点を有する。・本発明は
従来のＭＩＳ−ＦＥＴの有する特長のみならず、かかる
欠点を除去したものであつて、その技術思想としてソー
ス、ドレインの電極またたはリードを半導体又は半導体
に金属を密着させた多層リードとすること、及びこのリ
ード又はその構成体を作製した後ゲイトを作製すること
にある。本発明の特長としては以下のことが示される。
即ち、セルフアライン方式を採用することが可能である
。フオトマスク５枚で三層配線が可能である。コンデン
サーをＭＩＳ−ＦＥＴの作製と同時に作ることが可能で
ある。ＭＩＳ−ＦＥＴは側周辺を誘電体に囲まれ、又下
側はわずかの工程の増加でＰＮ逆バイアスアイソレーシ
ヨンを行うことができるためコンプリメンタリ一・ＭＩ
Ｓ−ＦＥＴとすることもまた、その他バイボーラ型トラ
ンジスタと同様にアイソレイシヨンを必要とする大規模
集積回路（ＬＳＩ）構成が可能である。さらにソース、
ドレインの一部又は全部がソース、ドレインのリードを
併用したる構造を有すること、及びソース、ドレインと
リードとの配線が同一平面にあるためこの上層への多層
配線が容易になることがその構造における特長である。
以上の如き多くの特長を有するものであつて以下に実施
例に従つて詳しくその作製方法、構造を説明する。図面
において、第１図はＰチャネルＭＩＳ・ＦＥＴの例であ
る。ＮチャネルＮＩＳ−ＦＥＴとするには以下の伝導型
を逆にすれば同様である。図面はおいてはＭＩＳ−ＦＥ
Ｔを一つ及びリード、コンデンサー、更にはリードとそ
の接点又は電極の部分を示してあるが、これらの要素が
半導体装置の基本であつて、Ｃ又はＬＳＩは本発明構造
を複合化したのみであることを附記する。又、本発明に
おいて、リードは半導体に不純物が多量にドープされる
等により導電性の極めて優れた状態であつて、少くとも
その下側は、絶縁物特に酸化珪素膜に接した構成体を示
し、ソースおよびドレインとは、ゲイト下のチャネル形
成領域に隣接した、半導体に不純物が多量にドープされ
たる等により導電性のきわめてすぐれた構成体を示す。
なお、本実施例においては、半導体とはシリコンを用い
たが、本発明の技術思想はその他の半導体、例えばゲル
マニウム、ヒ化ガリウム、その他の化合物半導体等に対
しても適用されるものであること，は言うまでもない。
又、ゲイト絶縁物としては酸化珪素、窒化珪素、酸化ア
ルミニウムをその基本材料としているが、その他酸化チ
タン、酸化タンタル等他の材料を用いてもよいことは同
様であり、又後述する如くこのゲイト絶縁物中に金属又
は半導体クラスタ又は薄膜を不揮発性メモリの電荷捕獲
中心として介在させてもよく、その他フローテイングゲ
イト構造としてもよい。いずれにしてもゲイトに対して
は多くの変形を適用し得ることが本発明の特長の一つで
ある。実施例 １ 第１図に本発明装置及び作製方法が示してある。
基板材料としてはＰ型シリコン（（１００）１〜１０Ω
？）を用いた。基板材料及びその導電型は必要に応じて
選べばよい。作製方法をまず記す。
？）を用いた。基板材料及びその導電型は必要に応じて
選べばよい。作製方法をまず記す。
第１図Ａに示される如く、充分清浄された基板１表面上
に７０００Ｃ〜９５０℃の温度範囲でまず窒化珪素被膜
を１０００〜３０００Ａの厚さにシランとアンモニアの
反応により形成し、更にその上面にシランと酸素との反
応により酸化珪素被膜を１０００〜３０００Ａの厚さに
形成した。次に、素子（半導体装置）の部分の外周辺に
相当する部分の酸化珪素被膜および窒化珪素被膜を第一
のフオトマスク１を用いて選択的に除去する。その後、
フオトレジストを熱硫酸中にサンプルを浸して除去した
。次に、窒化珪素膜は酸素又は酸化物気体に対するマス
ク作用があるため、この性質を用いてＡの２の部分にの
み５０００Ａ〜２μの厚さに基板を酸化して第１のフイ
ールド絶縁物を基板に埋設して形成した。これは湿酸素
中１００００Ｃ〜１２５０℃の加熱にて行なつた。次に
、この２以外の部分、即ち図面においては中央部分の基
板上に形成されている酸化珪素、窒化珪素被膜を弗酸系
のエツチ液及び熱燐酸液で除去した。こうして基板シリ
コンに対し２の酸化珪素被膜が半導体装置の側周辺に３
０００Ａ〜２μの厚さに形成された基体とした。この基
体において用いられた半導体基板はＰ型の導電型を有す
るがその上部には１〜５μの深さにこの半導体装置のＰ
Ｎ逆バイヤスアイソレイシヨンにより基板と電気的に分
離を行うため基板とは逆の導電型のうめこみ層（この実
施例においてはｎ型）を熱拡散法等に用いて設けられて
いる。以上によりアクテイブエレメントの底に相当する
部分２４が形成される。更にこの上側にシランの熱分解
法に・より所定の不純物濃度（例えば１×１０１４〜５
×１０１６ｃｒ１Ｌ−３）のうめこみ層と同導電型の半
導体層３を薄く（５０００Ａ〜２μ）形成した。勿論、
ＰＮ逆バイアス法によりアクテイブエレメント（ＭＩＳ
−ＦＥＴ）と基板との電気的アイソレーシヨンを施すこ
とを中止せんとするならば、エピタキシアル層３及びう
めこみ層２４、更に基板１は全く同じ導電型とすればよ
い。即ち、２４は不要である。フオトマスク１を用いて
設けられた絶縁被膜特に酸化珪素２の半導体装置のソー
ス、ドレインまたはそのリードと基板との標浮容量を除
去するために形成されたものであり、フオトマスク２は
ＭＩＳ−ＦＥＴからなる半導体装置とそのリード特にソ
ースおよびドレインを構成する一対の不純物領域のリー
ドの側周辺の電気的絶縁を行うものである。この第２の
フイールド絶縁物を構成する酸化珪素２３は酸化珪素２
のそれと全く同様の作製方法を利用して製作すればよい
。すなわちこれらを熱酸化して酸化珪素被膜をまた気相
法により窒化珪素被膜を形成し、シリコン被膜３のうち
ＭＩＳ−ＦＥＴのチャネル形成領域ソース、ドレインお
よびそれぞれのリードとなる成分を残し他のシリコンを
湿酸素中に選択酸化した。さらにエツチ液を用いてこれ
ら酸化珪素被膜、窒化珪素被膜を除去してシリコン層３
を再び露呈させた。本実施例のＭＩＳ−ＦＥＴの使途は
、ごく一般用であるため、ゲイト絶縁物は酸化珪素６、
窒化珪素７、酸化珪素８の三層構造とした。しかし前述
の如く、他のゲイト絶縁物の材料を単層または多層に用
いてもよいことはいうまでもない。ゲイト絶縁物の構造
に関しては使途によつて設られるべきである。さらにこ
れらゲイト絶縁物上にゲイト電極例えばシリコンをこれ
までと同様の方法にて作製した。以上の如くにして、第
１図Ａを得た。次に、フオトマスク３を用いてフオトエ
ツチング処理をほどこしＭＩＳ−ＦＥＴのゲイトとなる
部分１５、リードを構成する部分１１及び抵抗又はコン
デンサーとして用い得る部分３６を作製した。更に、こ
れら全体にデイボラン又は四塩化ボロンを用いて熱拡散
、又はイオン注入によりソース１３、ドレイン１４及び
そのリード４，５をそれぞれ作製する。
に７０００Ｃ〜９５０℃の温度範囲でまず窒化珪素被膜
を１０００〜３０００Ａの厚さにシランとアンモニアの
反応により形成し、更にその上面にシランと酸素との反
応により酸化珪素被膜を１０００〜３０００Ａの厚さに
形成した。次に、素子（半導体装置）の部分の外周辺に
相当する部分の酸化珪素被膜および窒化珪素被膜を第一
のフオトマスク１を用いて選択的に除去する。その後、
フオトレジストを熱硫酸中にサンプルを浸して除去した
。次に、窒化珪素膜は酸素又は酸化物気体に対するマス
ク作用があるため、この性質を用いてＡの２の部分にの
み５０００Ａ〜２μの厚さに基板を酸化して第１のフイ
ールド絶縁物を基板に埋設して形成した。これは湿酸素
中１００００Ｃ〜１２５０℃の加熱にて行なつた。次に
、この２以外の部分、即ち図面においては中央部分の基
板上に形成されている酸化珪素、窒化珪素被膜を弗酸系
のエツチ液及び熱燐酸液で除去した。こうして基板シリ
コンに対し２の酸化珪素被膜が半導体装置の側周辺に３
０００Ａ〜２μの厚さに形成された基体とした。この基
体において用いられた半導体基板はＰ型の導電型を有す
るがその上部には１〜５μの深さにこの半導体装置のＰ
Ｎ逆バイヤスアイソレイシヨンにより基板と電気的に分
離を行うため基板とは逆の導電型のうめこみ層（この実
施例においてはｎ型）を熱拡散法等に用いて設けられて
いる。以上によりアクテイブエレメントの底に相当する
部分２４が形成される。更にこの上側にシランの熱分解
法に・より所定の不純物濃度（例えば１×１０１４〜５
×１０１６ｃｒ１Ｌ−３）のうめこみ層と同導電型の半
導体層３を薄く（５０００Ａ〜２μ）形成した。勿論、
ＰＮ逆バイアス法によりアクテイブエレメント（ＭＩＳ
−ＦＥＴ）と基板との電気的アイソレーシヨンを施すこ
とを中止せんとするならば、エピタキシアル層３及びう
めこみ層２４、更に基板１は全く同じ導電型とすればよ
い。即ち、２４は不要である。フオトマスク１を用いて
設けられた絶縁被膜特に酸化珪素２の半導体装置のソー
ス、ドレインまたはそのリードと基板との標浮容量を除
去するために形成されたものであり、フオトマスク２は
ＭＩＳ−ＦＥＴからなる半導体装置とそのリード特にソ
ースおよびドレインを構成する一対の不純物領域のリー
ドの側周辺の電気的絶縁を行うものである。この第２の
フイールド絶縁物を構成する酸化珪素２３は酸化珪素２
のそれと全く同様の作製方法を利用して製作すればよい
。すなわちこれらを熱酸化して酸化珪素被膜をまた気相
法により窒化珪素被膜を形成し、シリコン被膜３のうち
ＭＩＳ−ＦＥＴのチャネル形成領域ソース、ドレインお
よびそれぞれのリードとなる成分を残し他のシリコンを
湿酸素中に選択酸化した。さらにエツチ液を用いてこれ
ら酸化珪素被膜、窒化珪素被膜を除去してシリコン層３
を再び露呈させた。本実施例のＭＩＳ−ＦＥＴの使途は
、ごく一般用であるため、ゲイト絶縁物は酸化珪素６、
窒化珪素７、酸化珪素８の三層構造とした。しかし前述
の如く、他のゲイト絶縁物の材料を単層または多層に用
いてもよいことはいうまでもない。ゲイト絶縁物の構造
に関しては使途によつて設られるべきである。さらにこ
れらゲイト絶縁物上にゲイト電極例えばシリコンをこれ
までと同様の方法にて作製した。以上の如くにして、第
１図Ａを得た。次に、フオトマスク３を用いてフオトエ
ツチング処理をほどこしＭＩＳ−ＦＥＴのゲイトとなる
部分１５、リードを構成する部分１１及び抵抗又はコン
デンサーとして用い得る部分３６を作製した。更に、こ
れら全体にデイボラン又は四塩化ボロンを用いて熱拡散
、又はイオン注入によりソース１３、ドレイン１４及び
そのリード４，５をそれぞれ作製する。
こうしてＢを得た。次に、これらの上部全体に図面では
酸化珪素１６を気相法０．５〜２μの厚さに作製した。
酸化珪素１６を気相法０．５〜２μの厚さに作製した。
更に、これらの後図面Ｄに示す如く、第三層目の配線を
コンタクト部の穴あけ１７をフオトマスク４を用いたフ
オト・エツチング処理により行ない、更にノアルミニウ
ムの真空蒸着を、その後それらの不要部分をフオトマス
ク５を用いたフオトエツチング処理により除去した。
コンタクト部の穴あけ１７をフオトマスク４を用いたフ
オト・エツチング処理により行ない、更にノアルミニウ
ムの真空蒸着を、その後それらの不要部分をフオトマス
ク５を用いたフオトエツチング処理により除去した。
半導体装置の設計、特性、配置、量はその配線と共に必
要に従つて決ればよい。本実施例の最大特長は絶縁ゲイ
ト型電界効果トランジスタ（ＭＩＳ−ＦＥＴ）のソース
、ドレインの一部又は全部がその電極またはリードを併
用しており、実質的にオーム接触をする電極は存在しな
いという点にある。又、図面より明らかな如く、本実施
例構造においてはソース、ドレインを構成する一対の不
純物領域及びそれらの電極またはリードは実質的に同一
平面上に形成されていることが構造的には他の特徴であ
る。これはＭＩＳ−ＦＥＴのみならず、その他の半導体
装置についても同様である。以上の説明よりわかる如く
、本発明はその特徴としてＭＩＳ−ＦＥＴに必要な基本
要素のうち、ソース、ドレインの電極またはリードの如
き半導体からなる構成体が形成されたること。
要に従つて決ればよい。本実施例の最大特長は絶縁ゲイ
ト型電界効果トランジスタ（ＭＩＳ−ＦＥＴ）のソース
、ドレインの一部又は全部がその電極またはリードを併
用しており、実質的にオーム接触をする電極は存在しな
いという点にある。又、図面より明らかな如く、本実施
例構造においてはソース、ドレインを構成する一対の不
純物領域及びそれらの電極またはリードは実質的に同一
平面上に形成されていることが構造的には他の特徴であ
る。これはＭＩＳ−ＦＥＴのみならず、その他の半導体
装置についても同様である。以上の説明よりわかる如く
、本発明はその特徴としてＭＩＳ−ＦＥＴに必要な基本
要素のうち、ソース、ドレインの電極またはリードの如
き半導体からなる構成体が形成されたること。
セルフアライン方式のゲイトが作られている。ソース、
ドレインの電極は従来の意味において存在しないという
点にある。この当然の結果として、本発明のＭＩＳ−Ｆ
ＥＴはソース、ドレインの一部又は全部がリードを併用
したること、及びソース、ドレインおよびその電極また
はリードが実質的に同一平面構造を有したること、更に
ハイブリツトＩＣに特有のコンデンサーの作製が可能で
あることが指摘されるものである。以上の説明よりわか
る如く、本発明は単一の半導体装置として用いるよりも
むしろ複数ケを合わせた集積回路又は複合集積回路とし
た方が優れている特徴を有するものであつて、特に本発
明を組合わせて相対としたコンプリメンタリ一ＭＩＳ・
ＦＥＴＯｌＣとして使用することは、本発明構造の場合
きわめて好ましいものである。
ドレインの電極は従来の意味において存在しないという
点にある。この当然の結果として、本発明のＭＩＳ−Ｆ
ＥＴはソース、ドレインの一部又は全部がリードを併用
したること、及びソース、ドレインおよびその電極また
はリードが実質的に同一平面構造を有したること、更に
ハイブリツトＩＣに特有のコンデンサーの作製が可能で
あることが指摘されるものである。以上の説明よりわか
る如く、本発明は単一の半導体装置として用いるよりも
むしろ複数ケを合わせた集積回路又は複合集積回路とし
た方が優れている特徴を有するものであつて、特に本発
明を組合わせて相対としたコンプリメンタリ一ＭＩＳ・
ＦＥＴＯｌＣとして使用することは、本発明構造の場合
きわめて好ましいものである。
また作製方法の容易さ及び従来量も不良品の生じやすか
つたソース、ドレインを構成する不純物領域の電極が実
質的に除去されたことは本発明装置、方法の工業的価値
を高めるものと信する。
つたソース、ドレインを構成する不純物領域の電極が実
質的に除去されたことは本発明装置、方法の工業的価値
を高めるものと信する。
第１図は本発明に関するＭＩＳ−ＦＥＴの構造及び作製
方法を示したものである。
方法を示したものである。
Claims (1)
- １ 半導体基板上に選択的に第１のフィールド絶縁物を
形成する工程と、該第１のフィールド絶縁物が形成され
ていない半導体基板上部に該基板とは逆導電型のうめこ
み層を形成する工程と、前記うめこみ層および第１のフ
ィールド絶縁物上に該うめこみ層と同一導電型の半導体
層を形成する工程と、該半導体層のソース・ドレインお
よびそのリードを形成するための領域およびチャネル形
成領域を除いた他の部分を酸化物絶縁物に変成して第２
のフィールド絶縁物を形成する工程と、前記チャネル形
成領域上にゲイト絶縁膜とゲイト電極を形成する工程と
、該ゲイト電極と前記第２のフィールド絶縁物とをマス
クとして前記ソース・ドレインとそのリードを構成する
ための領域に不純物をドープして不純物領域の底面の一
部が前記第１のフィールド絶縁物に接するように該不純
物領域を形成する工程を有することを特徴とする絶縁ゲ
イト型電界効果半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53105771A JPS598071B2 (ja) | 1978-08-30 | 1978-08-30 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53105771A JPS598071B2 (ja) | 1978-08-30 | 1978-08-30 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062571A Division JPS5624385B1 (ja) | 1971-05-07 | 1971-05-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5522886A JPS5522886A (en) | 1980-02-18 |
| JPS598071B2 true JPS598071B2 (ja) | 1984-02-22 |
Family
ID=14416421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53105771A Expired JPS598071B2 (ja) | 1978-08-30 | 1978-08-30 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598071B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940115A (ja) * | 1972-08-16 | 1974-04-15 | ||
| JPS5240195A (en) * | 1975-09-25 | 1977-03-28 | Hitachi Ltd | Gas chromatography |
-
1978
- 1978-08-30 JP JP53105771A patent/JPS598071B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5522886A (en) | 1980-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298449A (en) | Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same | |
| JPH0465548B2 (ja) | ||
| JPS5928992B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| KR890013777A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JPH02166762A (ja) | コンパクトｃｍｏｓデバイス及びその製造方法 | |
| JPS6321351B2 (ja) | ||
| GB1422033A (en) | Method of manufacturing a semiconductor device | |
| JPS5856263B2 (ja) | 半導体装置の製造方法 | |
| JPH02271674A (ja) | 半導体装置 | |
| JPS598071B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JP2976724B2 (ja) | Ｍｏｓコンデンサを有する半導体装置 | |
| CA1142270A (en) | Self-alignment method of depositing semiconductor metallization | |
| JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| JPH02226727A (ja) | Ｌｄｄ型ｍｏｓ半導体装置の製造方法 | |
| JPS63318755A (ja) | 半導体装置 | |
| JPH01220856A (ja) | 半導体装置 | |
| JPH0528501B2 (ja) | ||
| JPS6028141B2 (ja) | 半導体装置の製法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPS594866B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS606110B2 (ja) | 半導体装置の作製方法 | |
| JPS63177454A (ja) | 半導体装置の製造方法 | |
| JPS5915489B2 (ja) | 半導体集積回路装置 | |
| JPH04139765A (ja) | 半導体装置 |