JPS5980975A - 半導体ｍｏｓキヤパシタンス - Google Patents
半導体ｍｏｓキヤパシタンスInfo
- Publication number
- JPS5980975A JPS5980975A JP57192776A JP19277682A JPS5980975A JP S5980975 A JPS5980975 A JP S5980975A JP 57192776 A JP57192776 A JP 57192776A JP 19277682 A JP19277682 A JP 19277682A JP S5980975 A JPS5980975 A JP S5980975A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- lead bonding
- silicon semiconductor
- electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はリードボンディング強度を向上させることが
できる半導体ＭＯＳキャパシタンスに関−ｔ−るもので
ある。
できる半導体ＭＯＳキャパシタンスに関−ｔ−るもので
ある。
一般に、第１図に示すように、半導体ＭＯＳキャパシタ
ンス（１）は例えば高周波高出力トランジスタのように
、同一外装内にトランジスタチップ（２）とＰＩＤＳ構
造のコンデンサチップを組み込み、内部整合をとるため
に用いられる。一方、前言己トランジスタにおいてはよ
り高出力化、高効？仁イヒを図るため、内部整合を設け
るのはもちろんのこと、トランジスタチップ（２）のペ
ース、エミッタそれぞれのリードボンデイングツリドは
複数イ同有しているので、浮遊インピーダンスを減じる
たんうに、そのパッド部から外装のリード端子までの１
ノ）”線間は最短にし、更に各リート１長は同一長にす
る必要がある。このため、半導体ｒ＝ａｓキャノシシタ
ンス内に、エミッタリードボンデインク中斤１？端子を
設けている。このエミッタリードボンデインク゛中継端
子のメタライズはシリコン半導体基イ本とオーミックコ
ンタクトをとり共通接地端子に接井先している構造をと
っている。なお、第１図において、（３）はベースリー
ド、（４）はコレクタリード°、（５）はエミッタリー
ド（共通接地端子）、（６）はＡｕ線である。
ンス（１）は例えば高周波高出力トランジスタのように
、同一外装内にトランジスタチップ（２）とＰＩＤＳ構
造のコンデンサチップを組み込み、内部整合をとるため
に用いられる。一方、前言己トランジスタにおいてはよ
り高出力化、高効？仁イヒを図るため、内部整合を設け
るのはもちろんのこと、トランジスタチップ（２）のペ
ース、エミッタそれぞれのリードボンデイングツリドは
複数イ同有しているので、浮遊インピーダンスを減じる
たんうに、そのパッド部から外装のリード端子までの１
ノ）”線間は最短にし、更に各リート１長は同一長にす
る必要がある。このため、半導体ｒ＝ａｓキャノシシタ
ンス内に、エミッタリードボンデインク中斤１？端子を
設けている。このエミッタリードボンデインク゛中継端
子のメタライズはシリコン半導体基イ本とオーミックコ
ンタクトをとり共通接地端子に接井先している構造をと
っている。なお、第１図において、（３）はベースリー
ド、（４）はコレクタリード°、（５）はエミッタリー
ド（共通接地端子）、（６）はＡｕ線である。
そして、従来の半導体Δ′ＩＤＳキャノくシタンスはそ
の断面を第２図に示すように、シリコン半導ｒ本基体（
７）に酸化膜（８）を形成し、所望のノくターンｆｂ成
後に電極（９）および（１０）を設けて、ＭＯＳキャパ
シタンス部（１１）およびエミッタリードボンデインク
中継端子部（１２＞を形成する。このとき、そのエミッ
タリードボンデインク中継端子部（１２）はシリコン半
導体基体（７）上にオーミックコンタクトをとるために
、全面に白金シリサイド層を形成し、バリヤメタル層を
介して金層を形成するようにしている。なお、第２図に
おいて、（１３）は外装のエミッタリード−＼接続する
裏面電極である。
の断面を第２図に示すように、シリコン半導ｒ本基体（
７）に酸化膜（８）を形成し、所望のノくターンｆｂ成
後に電極（９）および（１０）を設けて、ＭＯＳキャパ
シタンス部（１１）およびエミッタリードボンデインク
中継端子部（１２＞を形成する。このとき、そのエミッ
タリードボンデインク中継端子部（１２）はシリコン半
導体基体（７）上にオーミックコンタクトをとるために
、全面に白金シリサイド層を形成し、バリヤメタル層を
介して金層を形成するようにしている。なお、第２図に
おいて、（１３）は外装のエミッタリード−＼接続する
裏面電極である。
しかしながら、従来の半導体ＭＤＳキャパシタンスでは
組立工程のリードポンディング時にシリコンと電極層界
面から剥離する不具合が生じる。これは白金シリサイド
層の面積が広く、結晶構造が襞間しやすい状態になって
おり、超嵜波を併用した自動リードボンディング方法な
どは更に不具合になるなどの欠点があった。
組立工程のリードポンディング時にシリコンと電極層界
面から剥離する不具合が生じる。これは白金シリサイド
層の面積が広く、結晶構造が襞間しやすい状態になって
おり、超嵜波を併用した自動リードボンディング方法な
どは更に不具合になるなどの欠点があった。
したがって、この発明の目的はシリコン半導体基体との
接着強度を高め、リードポンディング時の電極の剥離を
防止するようにした半導体ＭＯＳキャパシタンスを提供
するものである。
接着強度を高め、リードポンディング時の電極の剥離を
防止するようにした半導体ＭＯＳキャパシタンスを提供
するものである。
このような目的を達成するため、この発明はシリコン半
導体基体表面に所望のパターンで形成した酸化膜と、こ
の１つの酸化膜上にメタライズして形成したｍｓキャパ
シタンス部と、他の酸化膜上に形成したメタライズの一
部分が前記シリコン半導体基体に電気的にコンタクトを
とるように形成したエミッタリードボンデインク中継端
子部とを同一チップ内に設けるものであり、以下実施例
を用いて詳細に説明する。
導体基体表面に所望のパターンで形成した酸化膜と、こ
の１つの酸化膜上にメタライズして形成したｍｓキャパ
シタンス部と、他の酸化膜上に形成したメタライズの一
部分が前記シリコン半導体基体に電気的にコンタクトを
とるように形成したエミッタリードボンデインク中継端
子部とを同一チップ内に設けるものであり、以下実施例
を用いて詳細に説明する。
第３図はこの発明に係る半導体装１０Ｓキャパシタンス
の一実施例を示す断面図であり、第４図（Ａ）〜第４図
（Ｄ）はその製造工程を示す工程別断面図である。同図
において、（１４）はシリコン半導体基体（７）とエミ
ッタリードボンデインク部（１２）の電極（１０）の一
部との間に設けた酸化膜である。
の一実施例を示す断面図であり、第４図（Ａ）〜第４図
（Ｄ）はその製造工程を示す工程別断面図である。同図
において、（１４）はシリコン半導体基体（７）とエミ
ッタリードボンデインク部（１２）の電極（１０）の一
部との間に設けた酸化膜である。
次に、上記惜成による半導体ＭＯＳキャパシタンスの製
造工程について第４図（Ａ）〜第４図（Ｄ）を参照して
説明する。まず、第４図（Ａ）に示すように、Ｎ形のシ
リコン半導体基体（７）の表面に酸化Ｊｌｑ （１５’
）を形成する。次に、第４図（Ｂ）に示すように、周知
の写真蝕刻技術により、ＩＳキャパシタンス部（１１）
およびエミッタリードポンディング部（１２）以外の不
要な酸化膜（１５）を除去して所望の酸化膜（８）およ
び（１４）を形成する。次に、第４図（Ｃ）に示すよう
に、エミッタリードボンディング部（１２）の電極（１
０）とシリコン半導体基体（７）のオーミックコンタク
トをとるために白金を蒸着またはスパッタリングにより
付着して、シリサイド層を形成したのち、全面にバリヤ
メタル層を介して金層を形成し、写７ｃ蝕刻技術により
、それぞれ所定の電極（９）および（１０）を形成する
。次に、第４図（Ｄ）に示すように、前記シリコン半導
体基体（７）が所定の厚さになるように、その裏面をラ
ッピングしたのち、裏面電極（１３）を形成して完了す
る。
造工程について第４図（Ａ）〜第４図（Ｄ）を参照して
説明する。まず、第４図（Ａ）に示すように、Ｎ形のシ
リコン半導体基体（７）の表面に酸化Ｊｌｑ （１５’
）を形成する。次に、第４図（Ｂ）に示すように、周知
の写真蝕刻技術により、ＩＳキャパシタンス部（１１）
およびエミッタリードポンディング部（１２）以外の不
要な酸化膜（１５）を除去して所望の酸化膜（８）およ
び（１４）を形成する。次に、第４図（Ｃ）に示すよう
に、エミッタリードボンディング部（１２）の電極（１
０）とシリコン半導体基体（７）のオーミックコンタク
トをとるために白金を蒸着またはスパッタリングにより
付着して、シリサイド層を形成したのち、全面にバリヤ
メタル層を介して金層を形成し、写７ｃ蝕刻技術により
、それぞれ所定の電極（９）および（１０）を形成する
。次に、第４図（Ｄ）に示すように、前記シリコン半導
体基体（７）が所定の厚さになるように、その裏面をラ
ッピングしたのち、裏面電極（１３）を形成して完了す
る。
なお、上述したように、ポンディングパッド直下に酸化
膜を介して電極を形成する方法は半導体ＭＯＳキャパシ
タンヌのみならず、他の半導体装置にも幅広く応用でき
ることはもちろんである。
膜を介して電極を形成する方法は半導体ＭＯＳキャパシ
タンヌのみならず、他の半導体装置にも幅広く応用でき
ることはもちろんである。
以上、詳細に説明したように、この発明に係る半導体■
邦キャパシタンスによればエミッタリードボンディング
中継端子のポンディングパッド部直下に熱酸化によるシ
リコン酸化膜を残し、リードボンディング強匪を良好に
することにより、製品の致命的欠陥であるリードポンデ
ィングの不具合をなくすことができる効果がある。
邦キャパシタンスによればエミッタリードボンディング
中継端子のポンディングパッド部直下に熱酸化によるシ
リコン酸化膜を残し、リードボンディング強匪を良好に
することにより、製品の致命的欠陥であるリードポンデ
ィングの不具合をなくすことができる効果がある。
第１図は内部整合をとるトランジスタチップと半導体Ｍ
ＯＳキャパシタンスの関係を示す概略斜視図、第２図は
従来の半導体ＭＯＳキャパシタンスを示す断面図、第３
図はこの発明に係る半導体ＭＯＳキャパシタンスの一実
施例に、示す断面図、第４図（４）〜第４図（Ｄ）は第
３図に示す半導体ＭＯＳキャパシタンスの製造工程を示
す工程別断面図である。 （１）・・・φ半導体ＭＯＳキャパシタンス、（２）・
・・・トランジスタチップ、（３）＠・・・ベースリー
ド、（４）・・・・コレクタリード、（５）・・・・エ
ミッタリード、（６）・・・・Ａｕ測、（７）・・・・
シリコン半導体基体、（８）・・・・酸化膜、（９）お
よび（１０）・・・・電極、（１１ン・・・・ＭＯＳキ
ャパシタンスＬ （１２）・・・・工Ｓツタリ−ドボ
ンディング中継端子、（１３）・・―・裏面電極、（１
４）および（１５）・・・・酸化膜。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 − 第１図 返２図 ゝ１３ 痢３図
ＯＳキャパシタンスの関係を示す概略斜視図、第２図は
従来の半導体ＭＯＳキャパシタンスを示す断面図、第３
図はこの発明に係る半導体ＭＯＳキャパシタンスの一実
施例に、示す断面図、第４図（４）〜第４図（Ｄ）は第
３図に示す半導体ＭＯＳキャパシタンスの製造工程を示
す工程別断面図である。 （１）・・・φ半導体ＭＯＳキャパシタンス、（２）・
・・・トランジスタチップ、（３）＠・・・ベースリー
ド、（４）・・・・コレクタリード、（５）・・・・エ
ミッタリード、（６）・・・・Ａｕ測、（７）・・・・
シリコン半導体基体、（８）・・・・酸化膜、（９）お
よび（１０）・・・・電極、（１１ン・・・・ＭＯＳキ
ャパシタンスＬ （１２）・・・・工Ｓツタリ−ドボ
ンディング中継端子、（１３）・・―・裏面電極、（１
４）および（１５）・・・・酸化膜。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛 野 信 − 第１図 返２図 ゝ１３ 痢３図
Claims (1)
- シリコン半導体基体表面に所望のパターンで形成した酸
化膜と、この１つの酸化膜上にメタライズして形成した
ＭＯＳキャパシタンス部と、他の酸化膜上に形成したメ
タライズの一部分が前記シリコン半導体基体に電気的に
コンタクトをとるように形成したエミッタリードボンデ
ィング中継端子部とを同一チップ内に設けたことを特徴
とする半導体ｙｉｏｓキャパシタンス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192776A JPS5980975A (ja) | 1982-11-01 | 1982-11-01 | 半導体ｍｏｓキヤパシタンス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192776A JPS5980975A (ja) | 1982-11-01 | 1982-11-01 | 半導体ｍｏｓキヤパシタンス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5980975A true JPS5980975A (ja) | 1984-05-10 |
| JPS6351551B2 JPS6351551B2 (ja) | 1988-10-14 |
Family
ID=16296822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192776A Granted JPS5980975A (ja) | 1982-11-01 | 1982-11-01 | 半導体ｍｏｓキヤパシタンス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5980975A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144775U (ja) * | 1986-03-07 | 1987-09-12 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4931507U (ja) * | 1972-06-19 | 1974-03-19 |
-
1982
- 1982-11-01 JP JP57192776A patent/JPS5980975A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4931507U (ja) * | 1972-06-19 | 1974-03-19 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144775U (ja) * | 1986-03-07 | 1987-09-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6351551B2 (ja) | 1988-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| JP2001035999A (ja) | チップサイズスタックパッケージ及びその製造方法 | |
| JP2001185519A5 (ja) | ||
| JPH0729934A (ja) | バンプを持つ半導体構造 | |
| JP3013786B2 (ja) | 半導体装置の製造方法 | |
| JPS5980975A (ja) | 半導体ｍｏｓキヤパシタンス | |
| JP4422380B2 (ja) | 半導体装置の製造方法 | |
| JPS62112348A (ja) | 半導体装置の製造方法 | |
| JPH04107964A (ja) | 半導体集積回路装置 | |
| JPH01244625A (ja) | 半導体装置 | |
| JPH08255810A (ja) | 半導体装置及びその製造方法 | |
| JP2703908B2 (ja) | 化合物半導体装置 | |
| JP2976634B2 (ja) | 半導体集積回路 | |
| JP2000021906A (ja) | 半導体チップの製造方法 | |
| JPH0228335A (ja) | モノリシック集積回路素子の製造方法 | |
| JP2970622B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JP2883065B2 (ja) | 半導体装置 | |
| JP2701348B2 (ja) | 半導体装置 | |
| JPS5823451A (ja) | 半導体装置 | |
| JP2003258022A (ja) | 半導体装置およびその製造方法 | |
| JPS586152A (ja) | トランジスタパツケ−ジの製造方法 | |
| JPH07312414A (ja) | 半導体集積回路装置およびその製造方法 |