JPS5983251A - 計算機の多重化システム - Google Patents
計算機の多重化システムInfo
- Publication number
- JPS5983251A JPS5983251A JP57193802A JP19380282A JPS5983251A JP S5983251 A JPS5983251 A JP S5983251A JP 57193802 A JP57193802 A JP 57193802A JP 19380282 A JP19380282 A JP 19380282A JP S5983251 A JPS5983251 A JP S5983251A
- Authority
- JP
- Japan
- Prior art keywords
- control system
- standby
- input
- standby system
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は制御系と待機系の言１算機を備えた多重化シス
テ１、に関し、特に多重化された待機冗長形システムの
待機系を常時監視することにより制御系と待機系の切換
えの円滑化を図るものである。
テ１、に関し、特に多重化された待機冗長形システムの
待機系を常時監視することにより制御系と待機系の切換
えの円滑化を図るものである。
従来、尻１算機の多重化システムとして第１図に小才も
のがあった。ＩＡにおいて、ｆｌＪＩ ｉ３’ｌｌ系六
１算桟（こは中央処理装置以下、ＣＰＵと称す（ＩＡ）
と入出力装置（２Ａ）が（Ｉｉｆｉえられ、他力待機系
計初機には同しくＣＰＵ（ＩＢ）と入出力装置（２Ｂ）
がｌｌ１ｉｉえられ上記ＣＰＵ（ＩＡ）ど（ＩＢ）とは
計算機結合装置（３）によって接続されており、これら
−制御系と待機系の切換えはすＪ４！！！スイッチ（４
） 、 （５）によって切換わるようになされている。
のがあった。ＩＡにおいて、ｆｌＪＩ ｉ３’ｌｌ系六
１算桟（こは中央処理装置以下、ＣＰＵと称す（ＩＡ）
と入出力装置（２Ａ）が（Ｉｉｆｉえられ、他力待機系
計初機には同しくＣＰＵ（ＩＢ）と入出力装置（２Ｂ）
がｌｌ１ｉｉえられ上記ＣＰＵ（ＩＡ）ど（ＩＢ）とは
計算機結合装置（３）によって接続されており、これら
−制御系と待機系の切換えはすＪ４！！！スイッチ（４
） 、 （５）によって切換わるようになされている。
なお、（６）はプロセス、（７） 、（８）は１；１算
機切換信号線である。
機切換信号線である。
以１描成においては、通常多年化された計算機のうち、
制’、ａｌｌ系の行うＣＰＵ（１八）だけがプロセス（
６）と入出力を行い、待機系のＣＰＵ（ＩＢ）は制御デ
ータのトラッキングを行うのみであった。
制’、ａｌｌ系の行うＣＰＵ（１八）だけがプロセス（
６）と入出力を行い、待機系のＣＰＵ（ＩＢ）は制御デ
ータのトラッキングを行うのみであった。
しかして、制御系の計ａ１機がダウンした時には、制御
系からの図示しないエマ−ジエンシーリレーからの！、
１３換信号子信号信号線（７）を合してりｊ換スイッチ
（４） 、 （５）を切換えて制御系から待機系への切
換えを行うようになされていた。
系からの図示しないエマ−ジエンシーリレーからの！、
１３換信号子信号信号線（７）を合してりｊ換スイッチ
（４） 、 （５）を切換えて制御系から待機系への切
換えを行うようになされていた。
しかるに、従来の多重化システムは以］二のように構成
されているので、制御系から待機系に切換える際、待機
系の健全性については知ることができなく、実際に切換
ってみないとわからないという欠点があった。
されているので、制御系から待機系に切換える際、待機
系の健全性については知ることができなく、実際に切換
ってみないとわからないという欠点があった。
そごでＡ、発明は１−記のような従来のものの欠点を除
去するためになされたもので、待機系に制御系の出力デ
ータを人力し待機系の演ａ、結果と比較して待機系の健
全性をチェックすることにより制御系から待機系への切
換えを円滑に行い得る多重化システムを提供することを
１４的とするものである。
去するためになされたもので、待機系に制御系の出力デ
ータを人力し待機系の演ａ、結果と比較して待機系の健
全性をチェックすることにより制御系から待機系への切
換えを円滑に行い得る多重化システムを提供することを
１４的とするものである。
以下、本発明の実施例を第１図と同一部分は同−符最を
附して示す第２図について説明する。第２図構成におい
ては、ＣＰＵ（ＩＯＡ）と入出力装置（２０Ａ） とで
成る制御系計伸、機に対して、待機系工ｉａ機ノＣＰＵ
（ｌ０Ｂ） ト人出力装鎖ｃ２０Ｂ） ハ、制御系が動
作している際、計３９４機結合装置（３）を介して制用
１系計算機からプロセス（６）の人力イメージを入力し
て演初処理すると共に制御系５４算機の出力データを出
力きνＪ換スイッチ（９）を介して入力１２、該演伸結
果と出力データとを比較しその比較差が予め設定された
１１１容編差より大きい時には待機系の異常？ぐ報を図
示しない外部襞間に発する常時監視機能を備えている。
附して示す第２図について説明する。第２図構成におい
ては、ＣＰＵ（ＩＯＡ）と入出力装置（２０Ａ） とで
成る制御系計伸、機に対して、待機系工ｉａ機ノＣＰＵ
（ｌ０Ｂ） ト人出力装鎖ｃ２０Ｂ） ハ、制御系が動
作している際、計３９４機結合装置（３）を介して制用
１系計算機からプロセス（６）の人力イメージを入力し
て演初処理すると共に制御系５４算機の出力データを出
力きνＪ換スイッチ（９）を介して入力１２、該演伸結
果と出力データとを比較しその比較差が予め設定された
１１１容編差より大きい時には待機系の異常？ぐ報を図
示しない外部襞間に発する常時監視機能を備えている。
すなわち、第２図構成において、ＣＰＵ（ＩＯＡ）と入
出力装置（２ＯＡ）で成る制ｊ２’ｒＪ系其ｌＷ機は従
来通り人出力を行うに加えて待機系にも制御データを出
力し、待機系では制御系の出力を出力切換スイッチ（８
）を介して人力すると共に、プロセス（６）の人力イメ
ージを計算機結合装置（３）を経由して人力し／ｉｉＩ
や処理を行い、その演算結果と制御系の出力データとを
比較し予めセットした許容編差よりも大きければ、待機
系異常として警報を発生するようになされている。
出力装置（２ＯＡ）で成る制ｊ２’ｒＪ系其ｌＷ機は従
来通り人出力を行うに加えて待機系にも制御データを出
力し、待機系では制御系の出力を出力切換スイッチ（８
）を介して人力すると共に、プロセス（６）の人力イメ
ージを計算機結合装置（３）を経由して人力し／ｉｉＩ
や処理を行い、その演算結果と制御系の出力データとを
比較し予めセットした許容編差よりも大きければ、待機
系異常として警報を発生するようになされている。
そしてまた、待機系の常時監視機能により待機系が健全
である場合に制御系の異常１１（ｒには、従来例と同様
に、制御系の図示しない、エマ−ジエンシーリレーの信
号によりスイッチ（８） 、 （９）、（１０）を切換
え、制御を受持つ計算機を制御系から待機系に切換える
ことになる。
である場合に制御系の異常１１（ｒには、従来例と同様
に、制御系の図示しない、エマ−ジエンシーリレーの信
号によりスイッチ（８） 、 （９）、（１０）を切換
え、制御を受持つ計算機を制御系から待機系に切換える
ことになる。
したがって、待機系の健全性を常時監視しっつ切換える
描ＪｙＱとしたので、待機系が不健全であるにも拘らず
切換えられることがなく切換制御）１１が円滑に行いイ
ｌするという効宋がある。
描ＪｙＱとしたので、待機系が不健全であるにも拘らず
切換えられることがなく切換制御）１１が円滑に行いイ
ｌするという効宋がある。
なお、１．記実施例では制御系の出力データを待機系に
人力する例を示したが、待機系の出力を制ｊＪｊ系に人
力し同様のチェンクを行ってもよく、上記実施例と同様
の効果を奏する。
人力する例を示したが、待機系の出力を制ｊＪｊ系に人
力し同様のチェンクを行ってもよく、上記実施例と同様
の効果を奏する。
以、にのように、本発明によれば、待機系のやｌＩ全＋
’ｌを常時監視しつつ制御系と待機系の切換を１１うよ
うにしたので、制御系と待機系の切換制御が確実かつ円
滑に行い？’）る多重化システ１１がｔすられる。
’ｌを常時監視しつつ制御系と待機系の切換を１１うよ
うにしたので、制御系と待機系の切換制御が確実かつ円
滑に行い？’）る多重化システ１１がｔすられる。
第１図は従来の泪算機の多重化システを示す構成図、第
２図は本発明の−・実施例による計算機の多重化システ
ムを示す構成図である。 （３）・・・ル］算機結合装置、 （４）、（５）・・・入力切換スイッチ、（６）・・・
プロセス、 （９）・・・出力切換スイッチ、 （ＩＯＡ）、（ＩＯＢ）・・・中央処理装屑、（２０Ａ
）、（２０Ｂ）・・・入出力装置。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 葛野 １信− 手続補正書（自発） 特許庁長官殿 １、事件の表示 ｆ、’？ｌりイ（昭 ５ ’？
−１４１，３ｄ ０２け２、発明の名称 計神機の多重化システム ３、補正をする晋 名 称（６０１，） 王菱電機株式会社代表者片山
仁八部 ４、代理人 ５、補正の対象 明Ａｌｌ書の発明の詳細な説明の欄、及び図面。 ６、補正の内容 （１）明細書第４頁第１７行の「スイッチ（８）、（ｌ
］）。 （１０）Ｊ という記載を「スイッチ（４）、（５）、
（９） Ｊと補正する。 （２）図面中、第１図と第２図を別紙の通り補止する。 ７、添伺書類の目録 図面 １通量 し
２図は本発明の−・実施例による計算機の多重化システ
ムを示す構成図である。 （３）・・・ル］算機結合装置、 （４）、（５）・・・入力切換スイッチ、（６）・・・
プロセス、 （９）・・・出力切換スイッチ、 （ＩＯＡ）、（ＩＯＢ）・・・中央処理装屑、（２０Ａ
）、（２０Ｂ）・・・入出力装置。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 葛野 １信− 手続補正書（自発） 特許庁長官殿 １、事件の表示 ｆ、’？ｌりイ（昭 ５ ’？
−１４１，３ｄ ０２け２、発明の名称 計神機の多重化システム ３、補正をする晋 名 称（６０１，） 王菱電機株式会社代表者片山
仁八部 ４、代理人 ５、補正の対象 明Ａｌｌ書の発明の詳細な説明の欄、及び図面。 ６、補正の内容 （１）明細書第４頁第１７行の「スイッチ（８）、（ｌ
］）。 （１０）Ｊ という記載を「スイッチ（４）、（５）、
（９） Ｊと補正する。 （２）図面中、第１図と第２図を別紙の通り補止する。 ７、添伺書類の目録 図面 １通量 し
Claims (1)
- 中央処理装置及び入出力装置等を備えた制御系と待機系
の計算機を多重化したル１算機の多重化システムにおい
て、上記待機余計３９機に、計算機結合装置す１を介し
て制御系泪η機からプロセスの人力イメージを入力して
演τを処理すると共に制御系工１ｑ機の出力データを人
力し、そのり１１′Ｊ処理結ン１と該出力データとを比
較しその比較差が予め設定された６１容編差より大きい
時に待機系の異常警報を発する常時監視機能を備えたこ
とを特徴とする８Ａ算機の多重化システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193802A JPS5983251A (ja) | 1982-11-02 | 1982-11-02 | 計算機の多重化システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193802A JPS5983251A (ja) | 1982-11-02 | 1982-11-02 | 計算機の多重化システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5983251A true JPS5983251A (ja) | 1984-05-14 |
Family
ID=16314013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57193802A Pending JPS5983251A (ja) | 1982-11-02 | 1982-11-02 | 計算機の多重化システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250737A (ja) * | 1988-08-12 | 1990-02-20 | Fuji Electric Co Ltd | 二重化システム |
-
1982
- 1982-11-02 JP JP57193802A patent/JPS5983251A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250737A (ja) * | 1988-08-12 | 1990-02-20 | Fuji Electric Co Ltd | 二重化システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2018067A3 (en) | Signal processing device and method for switching signal processors thereof | |
| JPS5983251A (ja) | 計算機の多重化システム | |
| JPS5493340A (en) | Duplex processing system | |
| JPS63228311A (ja) | 電源制御方式 | |
| JPS62133850A (ja) | 電子装置診断保守装置 | |
| JP2965255B2 (ja) | 二重化制御演算システム | |
| JPS63208101A (ja) | 制御システム | |
| JPS5872268A (ja) | 二重化計算機システムの操作方法 | |
| JPH05165798A (ja) | ２系列システムの系管理方式 | |
| JPH02165367A (ja) | マイクロプログラム制御式データ処理装置 | |
| JPS56143072A (en) | Hung up release and processing system in multiprocessor processing system | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPS61161550A (ja) | 計算機制御装置 | |
| JPS60144842A (ja) | 他系中央処理装置の異常判定方式 | |
| JPH04158449A (ja) | マルチコンピュータシステム | |
| JPS5995664A (ja) | 監視制御装置 | |
| JPH0750464B2 (ja) | 疎結合マルチプロセッサシステム | |
| JPS58225401A (ja) | プロセス入出力システム | |
| JPH03246087A (ja) | 帳票出力切替方法 | |
| JPS63100523A (ja) | 電源異常の検出システム | |
| JPS6130304B2 (ja) | ||
| JPS58112120A (ja) | 初期プログラム・ロ−ド方式 | |
| JPH0480409B2 (ja) | ||
| JPS63174149A (ja) | 情報処理システム | |
| JPH04205162A (ja) | マルチプロセッサシステム |