JPS598362Y2 - セラミツクスパツケ−ジ - Google Patents
セラミツクスパツケ−ジInfo
- Publication number
- JPS598362Y2 JPS598362Y2 JP13144878U JP13144878U JPS598362Y2 JP S598362 Y2 JPS598362 Y2 JP S598362Y2 JP 13144878 U JP13144878 U JP 13144878U JP 13144878 U JP13144878 U JP 13144878U JP S598362 Y2 JPS598362 Y2 JP S598362Y2
- Authority
- JP
- Japan
- Prior art keywords
- main body
- cap
- flange
- shaped main
- attached
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案はLSIなどの半導体素子その他の電子部品素子
を内部に装着したセラミックスパッケージの改良に関す
るものである。
を内部に装着したセラミックスパッケージの改良に関す
るものである。
電子部品素子を内部に装着した従来のセラミックスパッ
ケージとしては、表面部その他必要部分に導電性金属層
を有する枠状のセラミックス板の複数枚を板状のセラミ
ックス板の上に積層して電子部品素子用のキャビテイ部
を形或したパッケージ主体の該キャビテイ部に電子部品
素子を装着したものを普通とするが、このようなセラミ
ックスパッケージは導電性金属層形或のために無電解メ
ッキを施す際キャビテイ部内に形或されるセラミックス
板相互間の継目に残留するメッキ液あるいは活性液が継
目にメッキ膜を形威してリード線接続部が短絡し易い欠
点があるばかりでなく、パッケージ主体を積層タイプと
したセラミックスパッケージでは複数枚の枠状セラミッ
クス板を重ねて金属板に挾んで加圧加熱することにより
積層しているため、パッケージ主体の各部の肉厚および
密度が不均一になってパッケージ主体の焼或時に反りな
どの変形が生じ易いうえに肉厚の不均一によりパッケー
ジ主体の全体から効率よく放熱されないという欠点があ
った。
ケージとしては、表面部その他必要部分に導電性金属層
を有する枠状のセラミックス板の複数枚を板状のセラミ
ックス板の上に積層して電子部品素子用のキャビテイ部
を形或したパッケージ主体の該キャビテイ部に電子部品
素子を装着したものを普通とするが、このようなセラミ
ックスパッケージは導電性金属層形或のために無電解メ
ッキを施す際キャビテイ部内に形或されるセラミックス
板相互間の継目に残留するメッキ液あるいは活性液が継
目にメッキ膜を形威してリード線接続部が短絡し易い欠
点があるばかりでなく、パッケージ主体を積層タイプと
したセラミックスパッケージでは複数枚の枠状セラミッ
クス板を重ねて金属板に挾んで加圧加熱することにより
積層しているため、パッケージ主体の各部の肉厚および
密度が不均一になってパッケージ主体の焼或時に反りな
どの変形が生じ易いうえに肉厚の不均一によりパッケー
ジ主体の全体から効率よく放熱されないという欠点があ
った。
本考案は前記のような欠点を除くとともに電子部品素子
と外部の機器との電気的な接続を適確容易に行うことの
できるセラミックスパッケージを目的として完戒された
もので、以下、本考案を図示の実施例について詳細に説
明する。
と外部の機器との電気的な接続を適確容易に行うことの
できるセラミックスパッケージを目的として完戒された
もので、以下、本考案を図示の実施例について詳細に説
明する。
第1図および第2図は本考案の第1の実施例を示すもの
で、1は中間に適当数の段部を有する電子部品素子2装
着用のキャビテイ部3が形威されている各部の肉厚を略
等厚としたアルミナ磁器などのセラミックス材よりなる
積層継目のない肉薄の帽状主体で、該帽状主体1にはキ
ャビテイ部3の内面からその開口端面である鍔部4の端
面にわたる所要部分に表面をニッケル、銅、金等の導電
性に優れた金属によりメッキしたメタライズ層よりなる
複数の導電性金属層5をパターン状に設けて該鍔部4の
端面にある導電性金属層5の端部を外部リード取付用の
パッド部6に形戊するとともにキャビテイ部3の内底面
に導電性金属層5と同様表面をメッキしたメタライズ層
よりなる電子部品素子取付用の金属層16が形或され、
該金属層16に導電性合戊樹脂等の接着材18その他常
法の取付手段をもってLSIなどの半導体素子その他の
適当数の電子部品素子2が装着される。
で、1は中間に適当数の段部を有する電子部品素子2装
着用のキャビテイ部3が形威されている各部の肉厚を略
等厚としたアルミナ磁器などのセラミックス材よりなる
積層継目のない肉薄の帽状主体で、該帽状主体1にはキ
ャビテイ部3の内面からその開口端面である鍔部4の端
面にわたる所要部分に表面をニッケル、銅、金等の導電
性に優れた金属によりメッキしたメタライズ層よりなる
複数の導電性金属層5をパターン状に設けて該鍔部4の
端面にある導電性金属層5の端部を外部リード取付用の
パッド部6に形戊するとともにキャビテイ部3の内底面
に導電性金属層5と同様表面をメッキしたメタライズ層
よりなる電子部品素子取付用の金属層16が形或され、
該金属層16に導電性合戊樹脂等の接着材18その他常
法の取付手段をもってLSIなどの半導体素子その他の
適当数の電子部品素子2が装着される。
また、この電子部品素子2はキャビテイ部3の段部等に
おいて導電性金属層5に一端が取付けられた導線17を
もって電気的に接続されて該鍔部4の端面にある導電性
金属層5の端部のパッド部6に上端が鑞材8等により取
付けられているリードピン7により電子部品素子2を外
部の機器類に対し電気的に接続できるようになっており
、さらに、キャビテイ部3内に装着されているこの電子
部品素子2および導線17は該帽状主体1の開口端面に
低融点ガラス等の接着材9により固着される蓋板等の封
止部材10をもって帽状主体1内に気密に封入されたも
のとなっている。
おいて導電性金属層5に一端が取付けられた導線17を
もって電気的に接続されて該鍔部4の端面にある導電性
金属層5の端部のパッド部6に上端が鑞材8等により取
付けられているリードピン7により電子部品素子2を外
部の機器類に対し電気的に接続できるようになっており
、さらに、キャビテイ部3内に装着されているこの電子
部品素子2および導線17は該帽状主体1の開口端面に
低融点ガラス等の接着材9により固着される蓋板等の封
止部材10をもって帽状主体1内に気密に封入されたも
のとなっている。
次に、第3図は本考案の第2の実施例を示すもので、そ
の主要部の構戒においては前記第1の実施例と略同様の
ものであるが、鍔部4の端縁に円弧状の溝部11が所要
数設けられていてキャビテイ部3の内面から鍔部4にわ
たってパターン状に層着される複数の導電性金属層5の
先方部が鍔部4の端面に相当する該溝部11の内面を経
て鍔部4の外面にまでわたっていてその端部に設けられ
ているパッド部6にリードピン7の上端部が導電性に優
れた鐸材8等により鍔部4に対じ略直角方向に垂下され
た状態に取付けられて前記電子部品素子2がリードピン
7に電気的に接続されている点と、帽状主体1の内面か
ら鍔部4にわたる表面には前記導電性金属層5の所要部
分を被覆するように絶縁層12が被装されている点にお
いて前記第1の実施例とは相違している。
の主要部の構戒においては前記第1の実施例と略同様の
ものであるが、鍔部4の端縁に円弧状の溝部11が所要
数設けられていてキャビテイ部3の内面から鍔部4にわ
たってパターン状に層着される複数の導電性金属層5の
先方部が鍔部4の端面に相当する該溝部11の内面を経
て鍔部4の外面にまでわたっていてその端部に設けられ
ているパッド部6にリードピン7の上端部が導電性に優
れた鐸材8等により鍔部4に対じ略直角方向に垂下され
た状態に取付けられて前記電子部品素子2がリードピン
7に電気的に接続されている点と、帽状主体1の内面か
ら鍔部4にわたる表面には前記導電性金属層5の所要部
分を被覆するように絶縁層12が被装されている点にお
いて前記第1の実施例とは相違している。
次に、第4図は本考案の第3の実施例を示すもので、そ
の主要部の構或は前記第2の実施例と略同様であるが、
封止部材10として裏面周縁にシール用金属層13を層
着したセラミックス板を使用するとともに帽状主体1の
表面に被装されている絶縁層12の周縁にもシール用金
属層14を層着しておき、両シール用金属層13.14
間に介在される金一錫鑞等の接着材9によって帽状主体
1の開口端面に固着される封止部材10のシールを適確
に行えるようにした点と、ノードピン7の上端を略直角
に屈曲させた取付片部7aに形威し、該取付片部7aを
鍔部4の外面にあるパッド部6に導電性に優れた鑞材8
等により該鍔部4に対しリードピン7が略直角方向に垂
下された状態に取付けて前記電子部品素子2がリードピ
ン7に電気的に接続されるようにした点において前記第
2の実施例とは相違している。
の主要部の構或は前記第2の実施例と略同様であるが、
封止部材10として裏面周縁にシール用金属層13を層
着したセラミックス板を使用するとともに帽状主体1の
表面に被装されている絶縁層12の周縁にもシール用金
属層14を層着しておき、両シール用金属層13.14
間に介在される金一錫鑞等の接着材9によって帽状主体
1の開口端面に固着される封止部材10のシールを適確
に行えるようにした点と、ノードピン7の上端を略直角
に屈曲させた取付片部7aに形威し、該取付片部7aを
鍔部4の外面にあるパッド部6に導電性に優れた鑞材8
等により該鍔部4に対しリードピン7が略直角方向に垂
下された状態に取付けて前記電子部品素子2がリードピ
ン7に電気的に接続されるようにした点において前記第
2の実施例とは相違している。
次に、第5図、第6図は本考案の第4の実施例を示すも
ので、その主要部の構戊は前記第1の実施例と略同様で
あるが、鍔部4の開口側の表面所要部分にキャビテイ部
3側から鍔部4の端縁にわたり連通する凹部15が溝状
に設けられていてキャビテイ部3内から鍔部4にわたり
パターン状に層着される複数の導電性金属層5の端部に
あたるパッド部6の一部または全部が該凹部15内にあ
り、該パッド部6に鑞材8等をもって一端を取付けられ
るリードピン7は前記凹部15により位置決めされた状
態として水平方向に張出されている点と、封止部材10
を浅い逆函状のものとしている点において前記第1の実
施例とは相違している。
ので、その主要部の構戊は前記第1の実施例と略同様で
あるが、鍔部4の開口側の表面所要部分にキャビテイ部
3側から鍔部4の端縁にわたり連通する凹部15が溝状
に設けられていてキャビテイ部3内から鍔部4にわたり
パターン状に層着される複数の導電性金属層5の端部に
あたるパッド部6の一部または全部が該凹部15内にあ
り、該パッド部6に鑞材8等をもって一端を取付けられ
るリードピン7は前記凹部15により位置決めされた状
態として水平方向に張出されている点と、封止部材10
を浅い逆函状のものとしている点において前記第1の実
施例とは相違している。
次に、第7図は本考案の第5の実施例を示すもので、そ
の主要部の構戒は前記第2の実施例と略同様であるが、
パッド部6の一部または全部が鍔部4の外面に予め形或
しておいた凹部15内にあって、該パッド部6に導電性
に優れた鑞材8等をもってリードピン7の上端部を取付
けた際に凹部15によって鑞溜りが形威されてリードピ
ン7の接着強度を向上させている点と、封止部材10が
帽状主体1に対して前記第3の実施例と同様の手段によ
り固着されてキャビテイ部3内の電子部品素子2の気密
封止を行っている点が前記第2の実施例とは相違してい
る。
の主要部の構戒は前記第2の実施例と略同様であるが、
パッド部6の一部または全部が鍔部4の外面に予め形或
しておいた凹部15内にあって、該パッド部6に導電性
に優れた鑞材8等をもってリードピン7の上端部を取付
けた際に凹部15によって鑞溜りが形威されてリードピ
ン7の接着強度を向上させている点と、封止部材10が
帽状主体1に対して前記第3の実施例と同様の手段によ
り固着されてキャビテイ部3内の電子部品素子2の気密
封止を行っている点が前記第2の実施例とは相違してい
る。
このように構成されたものは、帽状主体1の内底面に装
着されているLSIなどの半導体素子その他の電子部品
素子2が該帽状主体1のキャビテイ部3の内面から鍔部
4にわたり層着されている複数の導電性金属層5を介し
て各導電性金属層5の端部に形或されているパッド部6
に取付けられたリードピン7に電気的に接続されている
から、使用する際において外部の機器類と電子部品素子
2との電気的接続をリードピン7によって極めて効率的
に行うことができるものであり、しかも、セラミックス
材よりなる帽状主体1は1枚のセラミックス生シートよ
り戊形、焼或されたものであって、キャビテイ部3の内
面に従来の積層タイプのものにおいて見られるような積
層継目が全くないから、内面のメタライズ層の表面に無
電解メッキして導電性金属層5を形或する際に継目部分
にメッキ膜が形威されて短絡したりするおそれが全くな
い。
着されているLSIなどの半導体素子その他の電子部品
素子2が該帽状主体1のキャビテイ部3の内面から鍔部
4にわたり層着されている複数の導電性金属層5を介し
て各導電性金属層5の端部に形或されているパッド部6
に取付けられたリードピン7に電気的に接続されている
から、使用する際において外部の機器類と電子部品素子
2との電気的接続をリードピン7によって極めて効率的
に行うことができるものであり、しかも、セラミックス
材よりなる帽状主体1は1枚のセラミックス生シートよ
り戊形、焼或されたものであって、キャビテイ部3の内
面に従来の積層タイプのものにおいて見られるような積
層継目が全くないから、内面のメタライズ層の表面に無
電解メッキして導電性金属層5を形或する際に継目部分
にメッキ膜が形威されて短絡したりするおそれが全くな
い。
さらに、本考案が従来の積層タイプのセラミックスパッ
ケージと大きく異る点は、パッケージ主体として各部の
肉厚を略等厚としたセラミックス材よりなる鍔部4付の
帽状主体1を使用した点であって、鍔部4および必要に
応じ中間に形或される段部の補強効果と相俟って肉薄と
しても充分な強度を有しており、しかも、帽状主体1の
外面形状がキャビテイ部3の内面形状にならっているの
で帽状主体1の肉厚および各部の密度が鍔部4からキャ
ビテイ部3にわたって略均一なため帽状主体1を焼或す
る際に反りなどの変形が生ずることがなくて製品歩留り
がよく、さらに、肉薄でかつ表面積が大きい帳状主体1
の全表面から速やかに放熱されるから、キャビテイ部3
内の電子部品素子2が熱影響を受けることがないという
大きな特長を有するものである。
ケージと大きく異る点は、パッケージ主体として各部の
肉厚を略等厚としたセラミックス材よりなる鍔部4付の
帽状主体1を使用した点であって、鍔部4および必要に
応じ中間に形或される段部の補強効果と相俟って肉薄と
しても充分な強度を有しており、しかも、帽状主体1の
外面形状がキャビテイ部3の内面形状にならっているの
で帽状主体1の肉厚および各部の密度が鍔部4からキャ
ビテイ部3にわたって略均一なため帽状主体1を焼或す
る際に反りなどの変形が生ずることがなくて製品歩留り
がよく、さらに、肉薄でかつ表面積が大きい帳状主体1
の全表面から速やかに放熱されるから、キャビテイ部3
内の電子部品素子2が熱影響を受けることがないという
大きな特長を有するものである。
なお、前記実施例中第3図に示す第2の実施例のように
、鍔部4の表面から積層継目のない帽状主体1の内面に
わたり層着されている導電性金属層5の露出させる必要
のない部分を絶縁層12により被覆してある場合には、
導電性金属層5がセラミックス内部に気密に配置される
ので耐候性が増し、保護用のメッキを施す面積が減少す
る利点があり、また、電子部品素子2を密封するための
封止部材10を帽状主体1と同質のセラミックス板より
なるものとして両者を接着する接着材9にも低融点ガラ
スを使用していることにより信頼性の高い接着が可能で
あり、また、リードピン7が鍔部4に対じ略直角に配置
されて導電性に優れた鑞材8によりリードピン7の上端
を鍔部4の下面にある導電性金属層5の端部のパッド部
6に接着させてあり、リードピン7の周囲全体に鑞溜り
が形威されるので、強固な電気的接続を兼ねる固着が可
能となる。
、鍔部4の表面から積層継目のない帽状主体1の内面に
わたり層着されている導電性金属層5の露出させる必要
のない部分を絶縁層12により被覆してある場合には、
導電性金属層5がセラミックス内部に気密に配置される
ので耐候性が増し、保護用のメッキを施す面積が減少す
る利点があり、また、電子部品素子2を密封するための
封止部材10を帽状主体1と同質のセラミックス板より
なるものとして両者を接着する接着材9にも低融点ガラ
スを使用していることにより信頼性の高い接着が可能で
あり、また、リードピン7が鍔部4に対じ略直角に配置
されて導電性に優れた鑞材8によりリードピン7の上端
を鍔部4の下面にある導電性金属層5の端部のパッド部
6に接着させてあり、リードピン7の周囲全体に鑞溜り
が形威されるので、強固な電気的接続を兼ねる固着が可
能となる。
さらに、導電性金属層5を鍔部4の端面を越えて外面に
わたらせ、その端部をパッド部6とした第2、第3の実
施例のようなリードピン取り付け構造によれば、帽状主
体1の肉厚を比較的薄くした場合においても、容易にリ
ードピン7を取り付けることが可能となるものである。
わたらせ、その端部をパッド部6とした第2、第3の実
施例のようなリードピン取り付け構造によれば、帽状主
体1の肉厚を比較的薄くした場合においても、容易にリ
ードピン7を取り付けることが可能となるものである。
他方、前記実施例中、第5図、第6図に示す第4の実施
例および第7図に示す第5の実施例のように、パッド部
6の一部または全部を帽括主体1の鍔部4に形或された
凹部15内に設けた場合には、リードピン7を鑞付けす
る作業において、位置決めが容易になるばかりでなく、
隣接するリードピン7間の短絡が発生し難くなり、また
、パッド部6に対するリードピン7の取付けが適確とな
って強固な電気的接続を兼ねる固着も可能となる。
例および第7図に示す第5の実施例のように、パッド部
6の一部または全部を帽括主体1の鍔部4に形或された
凹部15内に設けた場合には、リードピン7を鑞付けす
る作業において、位置決めが容易になるばかりでなく、
隣接するリードピン7間の短絡が発生し難くなり、また
、パッド部6に対するリードピン7の取付けが適確とな
って強固な電気的接続を兼ねる固着も可能となる。
なお、前記実施例には示していないが、凹部15を鍔部
4の端面に設けてこの凹部内にパッド部6の一部または
全部を位置させるようにしてもよいことは勿論である。
4の端面に設けてこの凹部内にパッド部6の一部または
全部を位置させるようにしてもよいことは勿論である。
本考案は以上の説明により明らかなように、セラミック
ス生シートより或形、焼威して得られる積層継目のない
セラミックス材よりなる各部の肉厚が略等厚の帽状主体
を使用するとともに内部に装着される電子部品素子を導
電性金属層の端部のパッド部に取付けられたリードピン
により外部の機器類に対し接続できるようにして従来の
この種セラミックスパッケージの欠点を一掃したもので
、帽状主体は全体を肉薄化できてセラミックス材料が節
約できるうえに従来の積層タイプのものに比較して製造
工程が大幅に簡略されて安価に提供できる利点と相俟ち
、実用的価値極めて大なものである。
ス生シートより或形、焼威して得られる積層継目のない
セラミックス材よりなる各部の肉厚が略等厚の帽状主体
を使用するとともに内部に装着される電子部品素子を導
電性金属層の端部のパッド部に取付けられたリードピン
により外部の機器類に対し接続できるようにして従来の
この種セラミックスパッケージの欠点を一掃したもので
、帽状主体は全体を肉薄化できてセラミックス材料が節
約できるうえに従来の積層タイプのものに比較して製造
工程が大幅に簡略されて安価に提供できる利点と相俟ち
、実用的価値極めて大なものである。
第1図は本考案の第1の実施例を示す一部切欠斜視図、
第2図は同じく縦断正面図、第3図は本考案の第2の実
施例を示す縦断正面図、第4図は本考案の第3の実施例
を示す縦断正面図、第5図は本考案の第4の実施例を示
す縦断正面図、第6図は同じく要部の一部切欠側面図、
第7図は本考案の第5の実施例を示す縦断正面図である
。 1:帽状主体、2:電子部品素子、3:キャビテイ部、
4:鍔部、5:導電性金属層、6:パツド部、7:リー
ドピン、15:凹部。
第2図は同じく縦断正面図、第3図は本考案の第2の実
施例を示す縦断正面図、第4図は本考案の第3の実施例
を示す縦断正面図、第5図は本考案の第4の実施例を示
す縦断正面図、第6図は同じく要部の一部切欠側面図、
第7図は本考案の第5の実施例を示す縦断正面図である
。 1:帽状主体、2:電子部品素子、3:キャビテイ部、
4:鍔部、5:導電性金属層、6:パツド部、7:リー
ドピン、15:凹部。
Claims (3)
- 1.各部の肉厚を略等厚としたセラミックス材よりなる
継目のない帽状主体1の内底面に適当数の電子部品素子
2を装着して該電子部品素子2をキャビテイ部3の内面
から帽状主体1の鍔部4にわたる所要部分に層着された
複数の導電性金属層5を介して各導電性金属層5の端部
のパッド部6に取付けられたリードピン7に電気的に接
続させたことを特徴とするセラミックスパッケージ。 - 2.パッド部6をキャビテイ部3の内面から帽状主体1
の鍔部4の端面を越えて外面にわたらせた導電性金属層
5の端部に設けてあり、リードピン7はその上端部をも
ってパッド部6に取付けられて鍔部4に対し略直角方向
に延びている実用新案登録請求の範囲第l項記載のセラ
ミックスパッケージ。 - 3.パッド部6の一部または全部を帽状主体1の鍔部4
に形威された凹部15内に設けてある実用新案登録請求
の範囲第1項または第2項記載のセラミックスパッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13144878U JPS598362Y2 (ja) | 1978-09-25 | 1978-09-25 | セラミツクスパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13144878U JPS598362Y2 (ja) | 1978-09-25 | 1978-09-25 | セラミツクスパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5547779U JPS5547779U (ja) | 1980-03-28 |
| JPS598362Y2 true JPS598362Y2 (ja) | 1984-03-15 |
Family
ID=29098033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13144878U Expired JPS598362Y2 (ja) | 1978-09-25 | 1978-09-25 | セラミツクスパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598362Y2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57195051A (en) * | 1981-05-27 | 1982-11-30 | Katsuta Seisakusho:Kk | Device for lifting upper layer of stacked papers |
| JPS57195052A (en) * | 1981-05-27 | 1982-11-30 | Katsuta Seisakusho:Kk | Device for lifting upper layer of stacked papers |
| JPS57195053A (en) * | 1981-05-27 | 1982-11-30 | Katsuta Seisakusho:Kk | Device for disposing papers while carrying stacked papers in one group |
| JPS5892242A (ja) * | 1981-11-27 | 1983-06-01 | Mitsubishi Electric Corp | セラミツク多層基板 |
| JPS63178241U (ja) * | 1987-05-11 | 1988-11-18 | ||
| DE4021676C1 (ja) * | 1990-07-07 | 1991-11-21 | Hilmar 5653 Leichlingen De Vits |
-
1978
- 1978-09-25 JP JP13144878U patent/JPS598362Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5547779U (ja) | 1980-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4773955A (en) | Printed wiring board for mounting electronic parts and process for producing the same | |
| EP0143607B1 (en) | Semiconductor package | |
| JPS6327860B2 (ja) | ||
| JPH03204965A (ja) | 樹脂封止型半導体装置 | |
| WO2013099167A1 (ja) | セラミックパッケージ | |
| JPS63211663A (ja) | 回路基板 | |
| JPS598362Y2 (ja) | セラミツクスパツケ−ジ | |
| JP3544283B2 (ja) | 電子部品用パッケージ | |
| WO2019146699A1 (ja) | 配線基板、電子装置及び電子モジュール | |
| JP2019160992A (ja) | チップ抵抗器、およびチップ抵抗器の製造方法 | |
| TW202240795A (zh) | 封裝體及其製造方法 | |
| JPS6038843A (ja) | 半導体装置およびその製造方法 | |
| JP3923063B2 (ja) | 半導体デバイス用パッケージおよびその製造方法 | |
| JPH01261247A (ja) | 低融点ガラス接着による接合体の製造方法,及び接着体 | |
| JP2575749B2 (ja) | 半導体装置におけるリードの製造方法 | |
| JP2853695B2 (ja) | チップキャリア及び半導体集積回路装置 | |
| JPS6233342Y2 (ja) | ||
| JPS598363Y2 (ja) | 電子部品素子装着用セラミツクス構造体 | |
| JP3020783B2 (ja) | 半導体素子収納用パッケージ | |
| JP3810335B2 (ja) | 配線基板 | |
| JPS635238Y2 (ja) | ||
| JPH0249757Y2 (ja) | ||
| JPH0514514Y2 (ja) | ||
| JPH0371658A (ja) | 半導体装置 | |
| JP2016225957A (ja) | セラミックパッケージ |