JPS5983996A - 引上げ法によるシリコン単結晶インゴツトの製造方法 - Google Patents
引上げ法によるシリコン単結晶インゴツトの製造方法Info
- Publication number
- JPS5983996A JPS5983996A JP57194288A JP19428882A JPS5983996A JP S5983996 A JPS5983996 A JP S5983996A JP 57194288 A JP57194288 A JP 57194288A JP 19428882 A JP19428882 A JP 19428882A JP S5983996 A JPS5983996 A JP S5983996A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- layer
- single crystal
- substrate
- ingot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/30—Mechanisms for rotating or moving either the melt or the crystal
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はイントリンシックゲッタリンク効果を。
有するＮ型単結晶シリコン基板の拐料となるシリコン単
結晶インゴットの製造方法に関する。
結晶インゴットの製造方法に関する。
近年、シリコンＬＳＩの高集積化のテンポは目さましい
ものがある。クイナミックＲＡＭでは６４Ｋ （７）
ｘｔｔｔ産化が活発であり、２５６にの実用化も目前に
迫っている。このように集積度が向上するにつれて、デ
バイス製造面から今までは問題にされていなかった種々
の事柄がクローズアップされてきている。その大きな問
題の一つとして、素子の微細化に伴うラッチアップ現象
やα線によるソフトエラー等が指摘されている。
ものがある。クイナミックＲＡＭでは６４Ｋ （７）
ｘｔｔｔ産化が活発であり、２５６にの実用化も目前に
迫っている。このように集積度が向上するにつれて、デ
バイス製造面から今までは問題にされていなかった種々
の事柄がクローズアップされてきている。その大きな問
題の一つとして、素子の微細化に伴うラッチアップ現象
やα線によるソフトエラー等が指摘されている。
これらを解決する方法の一つとして、最近ではＭＯＳエ
ピウェーハの使用、すなわち高濃度不純物基板上に厚さ
１０〜１４μｍの高抵抗層をエピタキシャル成長させた
基板を用い、高濃度不純物層をキャリアの再結合層とし
て用い、さらに、適当な熱処理を施して内部欠陥を誘起
させ、いわゆるイントリンシック・ゲッタリング（ＩＧ
）効果を利用することが試みられている。これらのＭＯ
Ｓデバイスは通常Ｎチャンネルであるから、Ｐ形つェー
ハを基板とし、したがって高濃度不純物はＢを用いてい
る。
ピウェーハの使用、すなわち高濃度不純物基板上に厚さ
１０〜１４μｍの高抵抗層をエピタキシャル成長させた
基板を用い、高濃度不純物層をキャリアの再結合層とし
て用い、さらに、適当な熱処理を施して内部欠陥を誘起
させ、いわゆるイントリンシック・ゲッタリング（ＩＧ
）効果を利用することが試みられている。これらのＭＯ
Ｓデバイスは通常Ｎチャンネルであるから、Ｐ形つェー
ハを基板とし、したがって高濃度不純物はＢを用いてい
る。
一方、最近、％インチＣＣＤイメージセンサやＣＭＯ８
の３２ビツトマイクロプロセツサの開発ｌこ関心が集ま
っている。これらのデバイスではぺ形基板を用い、高温
の熱処理工程を用いてＰウェルＫｔ’４造を形成し、デ
バイスを製造している。しかしながら、ＣＣＤイメージ
センサでは画像部が多いという問題やＣＭＯ８３２ビッ
トマイクロプロセッザはリーク′６を流が多いことや晶
密度化によるラッチアップ現象が問題となっている。こ
れらを解決するために１′形基板と同様にＮ形基板でも
、高濃度の計不純物を添加した基板を用い該基板上にエ
ピタキシャル層を設けて活性層として利用するこ吉が良
いと考えられる。しかも該制＠度基扱は内部欠陥を有す
ることが必要であり、１Ｇ効果によりプロセス誘起の汚
染源を吸収して特性を向上させることができる。
の３２ビツトマイクロプロセツサの開発ｌこ関心が集ま
っている。これらのデバイスではぺ形基板を用い、高温
の熱処理工程を用いてＰウェルＫｔ’４造を形成し、デ
バイスを製造している。しかしながら、ＣＣＤイメージ
センサでは画像部が多いという問題やＣＭＯ８３２ビッ
トマイクロプロセッザはリーク′６を流が多いことや晶
密度化によるラッチアップ現象が問題となっている。こ
れらを解決するために１′形基板と同様にＮ形基板でも
、高濃度の計不純物を添加した基板を用い該基板上にエ
ピタキシャル層を設けて活性層として利用するこ吉が良
いと考えられる。しかも該制＠度基扱は内部欠陥を有す
ることが必要であり、１Ｇ効果によりプロセス誘起の汚
染源を吸収して特性を向上させることができる。
本発明は■（−１タカ果を有する高濃度Ｎ形シリコン基
板の拐り′十となる乍結晶インゴットの製造方法を提供
することにある。
板の拐り′十となる乍結晶インゴットの製造方法を提供
することにある。
本発明者はまずＮ形不純物であるｓｂやＰが添加された
単結晶シｌ） ＴＪン基板についてＩＧ効果の基礎検ｔ
ζ１を行った。不純物濃ｆきしては１〜２Ω・確０．１
〜０．２ Ω−ｃｓ、 ０．０１〜０１０２Ω−１の三
通りとした。
単結晶シｌ） ＴＪン基板についてＩＧ効果の基礎検ｔ
ζ１を行った。不純物濃ｆきしては１〜２Ω・確０．１
〜０．２ Ω−ｃｓ、 ０．０１〜０１０２Ω−１の三
通りとした。
シリコン基板中の格子間酸素濃度は１〜２Ω・−及び０
．１〜０．２ ｎ −ｃｍのウェーノーでは１４〜１８
×ＪＯ１７ＣｎＬであり、００１〜００２Ω・Ｃｎｌで
は測定できなかったが、いずれも育成争件が同一である
ため、はぼ同濃度の酸素を有しているものと思われる。
．１〜０．２ ｎ −ｃｍのウェーノーでは１４〜１８
×ＪＯ１７ＣｎＬであり、００１〜００２Ω・Ｃｎｌで
は測定できなかったが、いずれも育成争件が同一である
ため、はぼ同濃度の酸素を有しているものと思われる。
次ζこ該ウェーハを乾燥酸素雰囲気中で各１６時間６２
０°Ｃ１次いで７２０℃で熱処理を施し、更に湿式酸素
中で１１４０℃、２時間熱処理した。こイ′１．らのウ
ェーノ１をヘキ開し、ジルトル液を用いてエツチングし
、内部欠陥を評価した。内部欠陥密歴は第１図に示すよ
うｌこ、ｓｂ及びＰ共に添加不純物濃度が増すにつれて
減少し、００１〜０．０２Ω・αのウェーノ１ではｓｂ
及びＰ共に内部欠陥が生成されていないことが明らかと
なった。
０°Ｃ１次いで７２０℃で熱処理を施し、更に湿式酸素
中で１１４０℃、２時間熱処理した。こイ′１．らのウ
ェーノ１をヘキ開し、ジルトル液を用いてエツチングし
、内部欠陥を評価した。内部欠陥密歴は第１図に示すよ
うｌこ、ｓｂ及びＰ共に添加不純物濃度が増すにつれて
減少し、００１〜０．０２Ω・αのウェーノ１ではｓｂ
及びＰ共に内部欠陥が生成されていないことが明らかと
なった。
ところで、キャリアの再結合を行わせるためのＮ＋不純
物の濃度とじ一〇は晶いはと好ましく、■）＋不純物の
例から考えると、４ Ｘ １０１８ＣＴＬ（０，０１０
ｍ ｃｍ、 ）程度が必要である。しかしながら、本発
明者が明らかにしたように、４×１０１８ｃｍ−３程度
の濃度を有するＮ＋ウェーハにおいて内部欠陥を凸起さ
せることは内組ｔであり、したがってＩＧ効果が期待で
きず、基板としでは適していない。
物の濃度とじ一〇は晶いはと好ましく、■）＋不純物の
例から考えると、４ Ｘ １０１８ＣＴＬ（０，０１０
ｍ ｃｍ、 ）程度が必要である。しかしながら、本発
明者が明らかにしたように、４×１０１８ｃｍ−３程度
の濃度を有するＮ＋ウェーハにおいて内部欠陥を凸起さ
せることは内組ｔであり、したがってＩＧ効果が期待で
きず、基板としでは適していない。
本発明はそのような難点を克服したものであり、以下実
施例を用いて説明する。キヤＩＪアの再結合層は活性層
となるエピタキシャル層の下部に存在ずれは良いわりで
、基板全体が高濃度である必要（ｄない。シリコン中の
キャリアの拡散長を考えて５０μＩｎ〜１００ ｔｔ
ｍ 程度あれば十分である。このような高濃度層を有し
、かつＩＱ効果をもつために低ａＩＷ層に格子間酸素が
析出するに必要な最小限の濃度１１ｉｋが必要である。
施例を用いて説明する。キヤＩＪアの再結合層は活性層
となるエピタキシャル層の下部に存在ずれは良いわりで
、基板全体が高濃度である必要（ｄない。シリコン中の
キャリアの拡散長を考えて５０μＩｎ〜１００ ｔｔ
ｍ 程度あれば十分である。このような高濃度層を有し
、かつＩＱ効果をもつために低ａＩＷ層に格子間酸素が
析出するに必要な最小限の濃度１１ｉｋが必要である。
このような基板としては第２図のようなものが考えられ
る。
る。
本発明て提イｊ（するｔ）’１．結晶シリコン基板は第
２図のようなもので（よなくて、基板の製造方法や量産
性を考りベして第３図に示すものである。第３図にｉＪ
＜す基板とはｌｉ ”層である１と、へ又はＮ）楯２が
交互に自在し１、かつ？・１販の主面３にＮ″層か露ｔ
１ルている１１・ｌ造のものである。しかもＮ又１；Ｉ
： Ｎ Ｎは１（Ｉ Ｘ １（１１７１３以上の格子間
酸素を崩しているから、後述ずろよ・）に適当な熱処理
により内部欠陥を誘起させることができる。この場合（
こＧまＮ＋層（こ（ま内部欠陥は誘起されないが、交互
番こ存在するＮ又（まＮ一層の内部欠陥がＩＱ効果を生
じせしめる。このような基板の全面に第４図（こ示すよ
うζこ適当な厚さ例えば１０〜２０μｍのエピタキシャ
ル層４を成長し、デバイスを製造する。このときのプロ
セス汚染による重金属不純物は数層力１ら成るイ氏濃度
領域２４こよりケノタリングされ、α線やラソチアツフ
。
２図のようなもので（よなくて、基板の製造方法や量産
性を考りベして第３図に示すものである。第３図にｉＪ
＜す基板とはｌｉ ”層である１と、へ又はＮ）楯２が
交互に自在し１、かつ？・１販の主面３にＮ″層か露ｔ
１ルている１１・ｌ造のものである。しかもＮ又１；Ｉ
： Ｎ Ｎは１（Ｉ Ｘ １（１１７１３以上の格子間
酸素を崩しているから、後述ずろよ・）に適当な熱処理
により内部欠陥を誘起させることができる。この場合（
こＧまＮ＋層（こ（ま内部欠陥は誘起されないが、交互
番こ存在するＮ又（まＮ一層の内部欠陥がＩＱ効果を生
じせしめる。このような基板の全面に第４図（こ示すよ
うζこ適当な厚さ例えば１０〜２０μｍのエピタキシャ
ル層４を成長し、デバイスを製造する。このときのプロ
セス汚染による重金属不純物は数層力１ら成るイ氏濃度
領域２４こよりケノタリングされ、α線やラソチアツフ
。
によるギヤリアはエピタキシャル層の直下の高濃度層１
で再結合踵消滅する。
で再結合踵消滅する。
次に本単結晶シリコン基板の製造方法（こつＧ）で述べ
る。Ｎ形不純物としてはｓｂ及びＰカｓ −舟Ｚ ｔ！
ｆｙに用いられる。第１図で述べたよう（こｓｂ添カロ
の方がＰ添加よりも内部欠陥を誘Ａｄｄし易く、更（こ
木製遺失のポイントである引上げ速度（こよる渭延度イ
へ有性もｓｂの方が非富に太きＧ）から、ここでζよｓ
ｂの場合について述べる。
る。Ｎ形不純物としてはｓｂ及びＰカｓ −舟Ｚ ｔ！
ｆｙに用いられる。第１図で述べたよう（こｓｂ添カロ
の方がＰ添加よりも内部欠陥を誘Ａｄｄし易く、更（こ
木製遺失のポイントである引上げ速度（こよる渭延度イ
へ有性もｓｂの方が非富に太きＧ）から、ここでζよｓ
ｂの場合について述べる。
まず、本基板が切り出されるシリコン単結晶インゴット
の製造方法につ０て述べる。Ｓ））のシＩＪ：１ン中へ
の偏析係敬は０．０２３であり、ｌ−ｊ ＋／％’、、
７ ト（１）なかでは最小である。この偏析係数は実
は成長速度依存性があり、Ｓｂの場合には成長速度を１
０倍増大させると偏析係数は７倍増大する。逆に成長速
度を暑。にすると偏析係数は偽に低下する。
の製造方法につ０て述べる。Ｓ））のシＩＪ：１ン中へ
の偏析係敬は０．０２３であり、ｌ−ｊ ＋／％’、、
７ ト（１）なかでは最小である。この偏析係数は実
は成長速度依存性があり、Ｓｂの場合には成長速度を１
０倍増大させると偏析係数は７倍増大する。逆に成長速
度を暑。にすると偏析係数は偽に低下する。
引上げ法をこよる単結晶育成において、まず肩づくりが
終了し定型部に到達した直後からの製造方法を説明する
。まず通常の成長条件と同様に約１ｍｍ／ｍｉｎの成長
速度で１００μｍの長さを育成する。
終了し定型部に到達した直後からの製造方法を説明する
。まず通常の成長条件と同様に約１ｍｍ／ｍｉｎの成長
速度で１００μｍの長さを育成する。
このとき約６秒開裂する。次に成長時間を約１桁遅くし
て０．１ｍｍ／ｍｉｎで１００μｍの長さを成長する。
て０．１ｍｍ／ｍｉｎで１００μｍの長さを成長する。
このとき偏析係認は１／７に低下する。したがって１ｍ
ｍ／ｍｉｎの成長速度で育成する場合のＳｂ濃度を４×
１０Ｉ８ｃｒｒＬ になるようにドーパントを仕込んで
おくと、０．１ ｍｙ／ ｍ ｉｎ で育成した領域
では ６×１０″ｃｍ−３の濃度、つまりＯ６４Ω・鑞
程度の比抵抗となる。０．１ｍｍ／ｍｉｎ の育成で
は約６０抄製する。このようにして、１ｍｙｎ／ｍｉｎ
と０．１ｉｍ／ｍｉｎの速度で繰り返し成長することに
より、Ｓｂ濃度が引上げ方向に１００μｍの周期で交互
に〜４ Ｘ １０１８ｃｍ ３と〜６×１０１７Ｃｒｒ
Ｌの値をもつ結晶を育成することができた。
ｍ／ｍｉｎの成長速度で育成する場合のＳｂ濃度を４×
１０Ｉ８ｃｒｒＬ になるようにドーパントを仕込んで
おくと、０．１ ｍｙ／ ｍ ｉｎ で育成した領域
では ６×１０″ｃｍ−３の濃度、つまりＯ６４Ω・鑞
程度の比抵抗となる。０．１ｍｍ／ｍｉｎ の育成で
は約６０抄製する。このようにして、１ｍｙｎ／ｍｉｎ
と０．１ｉｍ／ｍｉｎの速度で繰り返し成長することに
より、Ｓｂ濃度が引上げ方向に１００μｍの周期で交互
に〜４ Ｘ １０１８ｃｍ ３と〜６×１０１７Ｃｒｒ
Ｌの値をもつ結晶を育成することができた。
更に本発明では育成時の回転数にも着目した。
溶融液にとけ込んだ酸素を単結晶中に取り込むために低
速度引上げ時に種子結晶の回転数を通常の２５ｒｐｍか
ら増大させ４０ ｒｐｍとした。この結果、格子間酸素
濃度は約１．５倍増大した。以上の実施例により、第５
図に示すようにｓｂと格子間酸素濃度の育成方向分布が
得られた。この実施例では、種子結晶の回転の例を述べ
たが、るつぼを種子結晶と反対方向に回転し、回転速度
を増しても良い。
速度引上げ時に種子結晶の回転数を通常の２５ｒｐｍか
ら増大させ４０ ｒｐｍとした。この結果、格子間酸素
濃度は約１．５倍増大した。以上の実施例により、第５
図に示すようにｓｂと格子間酸素濃度の育成方向分布が
得られた。この実施例では、種子結晶の回転の例を述べ
たが、るつぼを種子結晶と反対方向に回転し、回転速度
を増しても良い。
次に、該単結・晶からウェーハを切り出し、内部欠陥を
誘起させるために、熱処理を施した。乾燥酸素雰囲気中
で順次に５２０℃、６２０℃、７２０℃と各１６時間熱
処理を施したのち、湿式酸素中で１１４０℃、２時間の
熱処理を行った。この結果、第５図に示す領域Ａでは内
部欠陥が観察されず、領域Ｂでは１０５／ＣｒｒＬ２程
度の内部欠陥が誘起された。
誘起させるために、熱処理を施した。乾燥酸素雰囲気中
で順次に５２０℃、６２０℃、７２０℃と各１６時間熱
処理を施したのち、湿式酸素中で１１４０℃、２時間の
熱処理を行った。この結果、第５図に示す領域Ａでは内
部欠陥が観察されず、領域Ｂでは１０５／ＣｒｒＬ２程
度の内部欠陥が誘起された。
このようなウェーハをデバイスの基板として用いるため
には、ウェーハの主面にＮ＋層が存在することが望まし
い。そのために任意に切断されたつ工−ハ主面の抵抗値
を測定して選別し、もし高抵抗層が霧出している場合に
はラッピングや工、チンクにより該高抵抗層を除去して
低抵抗層を露出させて用いればよい。以上述べたように
育成中に高、低の濃度分布をもつように単結晶を育成す
れば、任意に切り出されるウェーハ主面の抵抗値が低抵
抗値（こなる確率は５０チであり、更にラッピングやエ
ツチングの工程をつけ加えイｔば目的とする基板は高い
収率で得ることができる。
には、ウェーハの主面にＮ＋層が存在することが望まし
い。そのために任意に切断されたつ工−ハ主面の抵抗値
を測定して選別し、もし高抵抗層が霧出している場合に
はラッピングや工、チンクにより該高抵抗層を除去して
低抵抗層を露出させて用いればよい。以上述べたように
育成中に高、低の濃度分布をもつように単結晶を育成す
れば、任意に切り出されるウェーハ主面の抵抗値が低抵
抗値（こなる確率は５０チであり、更にラッピングやエ
ツチングの工程をつけ加えイｔば目的とする基板は高い
収率で得ることができる。
本発明で述べた単結晶シリコン基板を用いてその主面に
エビクキシャル層を形成したのち、ＣＣＤイメージセン
サやＣＭＯＳデバイスを作成したところ、画像傷の大幅
な低減や、リーク電流の低減、ラッヂアップ現象の防止
等が実現した。
エビクキシャル層を形成したのち、ＣＣＤイメージセン
サやＣＭＯＳデバイスを作成したところ、画像傷の大幅
な低減や、リーク電流の低減、ラッヂアップ現象の防止
等が実現した。
第１図はｓｂ及びＰについての比抵抗と内部欠陥密度の
相関を−示す図、第２図は高濃度層１と低濃度層２から
なる基板の概念図、第３図は高濃度層１と低濃度層２が
交互に存在する本発明の基板の概念図、３はウェーハ主
面を示す。第４図はエビ層４が形成されたウェーハの概
念図、第５図はインゴット育成方向でのＳｂ濃度と酸素
濃度の分布の概念図。 ７１０ オ ？ 霞 −２１ １′３ 図 −７３ ７，４膳 、、、／Ｊ−
相関を−示す図、第２図は高濃度層１と低濃度層２から
なる基板の概念図、第３図は高濃度層１と低濃度層２が
交互に存在する本発明の基板の概念図、３はウェーハ主
面を示す。第４図はエビ層４が形成されたウェーハの概
念図、第５図はインゴット育成方向でのＳｂ濃度と酸素
濃度の分布の概念図。 ７１０ オ ？ 霞 −２１ １′３ 図 −７３ ７，４膳 、、、／Ｊ−
Claims (1)
- 引上げ法によるシリコン単結晶インゴットの製造方法に
おいて、引上げ速度を高速度と低速度の繰り返しによる
ものとし、かつ低速度の引上げ時には、種子結晶又はる
つぼの一方又は両者を高速回転することを％ ｆａとす
る引上げ法によるシリコン単結晶インゴットの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194288A JPS5983996A (ja) | 1982-11-05 | 1982-11-05 | 引上げ法によるシリコン単結晶インゴツトの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194288A JPS5983996A (ja) | 1982-11-05 | 1982-11-05 | 引上げ法によるシリコン単結晶インゴツトの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5983996A true JPS5983996A (ja) | 1984-05-15 |
| JPH0422876B2 JPH0422876B2 (ja) | 1992-04-20 |
Family
ID=16322102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57194288A Granted JPS5983996A (ja) | 1982-11-05 | 1982-11-05 | 引上げ法によるシリコン単結晶インゴツトの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983996A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03164495A (ja) * | 1989-11-24 | 1991-07-16 | Shin Etsu Handotai Co Ltd | アンチモンドープ単結晶シリコンの育成方法 |
| JPH0648887A (ja) * | 1992-07-24 | 1994-02-22 | Mitsubishi Materials Corp | シリコン単結晶の引上方法 |
| JPH11335198A (ja) * | 1998-03-25 | 1999-12-07 | Nsc Electron Corp | シリコン単結晶ウェ―ハおよびその製造方法 |
| FR2994982A1 (fr) * | 2012-09-04 | 2014-03-07 | Commissariat Energie Atomique | Procede de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales. |
-
1982
- 1982-11-05 JP JP57194288A patent/JPS5983996A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03164495A (ja) * | 1989-11-24 | 1991-07-16 | Shin Etsu Handotai Co Ltd | アンチモンドープ単結晶シリコンの育成方法 |
| JPH0648887A (ja) * | 1992-07-24 | 1994-02-22 | Mitsubishi Materials Corp | シリコン単結晶の引上方法 |
| JPH11335198A (ja) * | 1998-03-25 | 1999-12-07 | Nsc Electron Corp | シリコン単結晶ウェ―ハおよびその製造方法 |
| FR2994982A1 (fr) * | 2012-09-04 | 2014-03-07 | Commissariat Energie Atomique | Procede de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales. |
| WO2014037878A1 (fr) * | 2012-09-04 | 2014-03-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales |
| JP2015531742A (ja) * | 2012-09-04 | 2015-11-05 | コミッサリア タ レネルジー アトミク エ オ エネルジー オルタネイティヴ | 複数の垂直接合を含むモノリシックシリコンウェハの製造方法 |
| US9905716B2 (en) | 2012-09-04 | 2018-02-27 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Method for manufacturing a monolithic silicon wafer comprising multiple vertical junctions |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422876B2 (ja) | 1992-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912062A (en) | Method of eliminating bird's beaks when forming field oxide without nitride mask | |
| JP2666945B2 (ja) | 半導体装置の製造方法 | |
| JPH04506587A (ja) | 薄い絶縁体上シリコン層の製造方法 | |
| US4962051A (en) | Method of forming a defect-free semiconductor layer on insulator | |
| JPS583375B2 (ja) | シリコン単結晶ウエハ−の製造方法 | |
| JPS5856409A (ja) | 半導体装置の製造方法 | |
| JPH0475655B2 (ja) | ||
| JPH0469814B2 (ja) | ||
| US4193783A (en) | Method of treating a silicon single crystal ingot | |
| US20090189159A1 (en) | Gettering layer on substrate | |
| JPS6031232A (ja) | 半導体基体の製造方法 | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JPH0422876B2 (ja) | ||
| JPS5984432A (ja) | シリコン基板 | |
| JPS6142855B2 (ja) | ||
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| JP2762183B2 (ja) | シリコン基板の製造方法 | |
| JP2019080008A (ja) | 基板の熱処理方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JP2004207721A (ja) | 弾性表面波フィルタ | |
| JPH03201440A (ja) | 半導体基板の裏面歪形成方法 | |
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JPH02170522A (ja) | 半導体装置の製造方法 | |
| JPS61155289A (ja) | 化合物半導体単結晶の製造方法 |