JPS5985155A - デ−タバスライン - Google Patents
デ−タバスラインInfo
- Publication number
- JPS5985155A JPS5985155A JP57194425A JP19442582A JPS5985155A JP S5985155 A JPS5985155 A JP S5985155A JP 57194425 A JP57194425 A JP 57194425A JP 19442582 A JP19442582 A JP 19442582A JP S5985155 A JPS5985155 A JP S5985155A
- Authority
- JP
- Japan
- Prior art keywords
- commercial
- data bus
- circuit
- power supply
- commercial power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Devices For Supply Of Signal Current (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電話基本機能全保証するだめの回路に供給す
る局電源と、データ伝送等の付加機能を実現するだめの
回路に供給する商用系雷、源との２電源に動作する電話
宅内機器における商用／局併翔給電系及び商用給電系の
ディジタル回路部に信号転送路として使用されるデータ
バスラインに関するものである。
る局電源と、データ伝送等の付加機能を実現するだめの
回路に供給する商用系雷、源との２電源に動作する電話
宅内機器における商用／局併翔給電系及び商用給電系の
ディジタル回路部に信号転送路として使用されるデータ
バスラインに関するものである。
電話の発着信２通話といった電話基本機能サービスを提
供する電話基本機能部と、スピーカ受話等の高度な風話
ザービス、及びデータの送受信等の非電話系サービスを
提供する伺加機能部とを有する電話宅内機器においては
、局給電だけで全回路を動作させることができない。こ
のために、商用系電源を使用し、しかも商用系型、源停
電時の電話基本機能を保証するため、電話基本機能部へ
は商用／局併用給電、付加機能部へは商用系電源による
商用給電を行なうのが一般的である。、、！た、制御系
にはマイクロプロセッサ或いはマイクロコンピュータ等
を用いてプログラム制御を行なうのが一般的であり、電
話基本機能部を構成する部品はマイクロプロセッサも含
め局給電のみで動作させる必要があるので、低消費電力
である６ＭＯ８のＬＳＩ 、 ＭＳＩ／ＳＳＩ等が広く
用いられている。
供する電話基本機能部と、スピーカ受話等の高度な風話
ザービス、及びデータの送受信等の非電話系サービスを
提供する伺加機能部とを有する電話宅内機器においては
、局給電だけで全回路を動作させることができない。こ
のために、商用系電源を使用し、しかも商用系型、源停
電時の電話基本機能を保証するため、電話基本機能部へ
は商用／局併用給電、付加機能部へは商用系電源による
商用給電を行なうのが一般的である。、、！た、制御系
にはマイクロプロセッサ或いはマイクロコンピュータ等
を用いてプログラム制御を行なうのが一般的であり、電
話基本機能部を構成する部品はマイクロプロセッサも含
め局給電のみで動作させる必要があるので、低消費電力
である６ＭＯ８のＬＳＩ 、 ＭＳＩ／ＳＳＩ等が広く
用いられている。
６ＭＯ８のディジタル回路素子で構成される系は全体的
にインピーダンスが亮いためＴＴＬ等で構成された系に
比らぺて誘導や輻射による雑音、特にエネルギー雑音に
対して弱いことが知られている。
にインピーダンスが亮いためＴＴＬ等で構成された系に
比らぺて誘導や輻射による雑音、特にエネルギー雑音に
対して弱いことが知られている。
ディジタル回路素子のエネルギー雑音余裕度ＮＩは（１
）式に示すように、入力′電属スレッシホールドＶＴＨ
と信号ラインを外部からその入力布、圧スレン／ホール
ドＶｈｎ ’！でドシイブするのに袈する電流（ｖＴＩ
（／ＲＯ）と、雑音・パルスに応答するゲートの速度ｔ
ｐ によって表わされる。
）式に示すように、入力′電属スレッシホールドＶＴＨ
と信号ラインを外部からその入力布、圧スレン／ホール
ドＶｈｎ ’！でドシイブするのに袈する電流（ｖＴＩ
（／ＲＯ）と、雑音・パルスに応答するゲートの速度ｔ
ｐ によって表わされる。
ＮＩ ＝ ＶＴ）ｌ Ｘ ｔｒ ンＣＶ Ｔ
■！／Ｒｏ 拳 Φ 拳 ・
・ （１）Ｒｏ：ゲートの出力インピーダンス さらに、雑音・パルスのパルス幅が２００〜３００ｎｓ
ルドＶＴ）ｌと出力インピーダンスのみて決まってし棟
うことが実験的に知られている。
■！／Ｒｏ 拳 Φ 拳 ・
・ （１）Ｒｏ：ゲートの出力インピーダンス さらに、雑音・パルスのパルス幅が２００〜３００ｎｓ
ルドＶＴ）ｌと出力インピーダンスのみて決まってし棟
うことが実験的に知られている。
従って、電話宅内機器においては同一系内に高圧、高速
回路等の強力な幹音源が存在しないので（１）式の分子
が定数となυ、（２）式に示す」、うに、エネルギー雑
音余裕度はＣＭＯＳゲートの出力インピーダンスに反比
例することになる。
回路等の強力な幹音源が存在しないので（１）式の分子
が定数となυ、（２）式に示す」、うに、エネルギー雑
音余裕度はＣＭＯＳゲートの出力インピーダンスに反比
例することになる。
ＮＩｃ１： Ｋ／Ｒｏ ＠彎
・・・（２）Ｋ ： Ｖｒｍ’ Ｘ ｔｒ（・”定ｐ
、）ＣＭＯＳゲートの出力インピーダンスは、ＭＳ Ｉ
／ＳＳＩ等の汎用ＩＣにおいては、舷にΩであることが
知られでいるが、ＣＭＯＳマイクロプロセッサ及びマイ
クロコンピュータ等においては■。Ｈ，／ＩｏＨ−２、
４（Ｖ）／ ２００（μＡ）＝１２にΩ とかなり高イ
ンピーダンスとなる。従って、雑音を拾いやすくなるの
でデータバスラインはプルアップしてインピーダンスを
下げる方法が用いられている。
・・・（２）Ｋ ： Ｖｒｍ’ Ｘ ｔｒ（・”定ｐ
、）ＣＭＯＳゲートの出力インピーダンスは、ＭＳ Ｉ
／ＳＳＩ等の汎用ＩＣにおいては、舷にΩであることが
知られでいるが、ＣＭＯＳマイクロプロセッサ及びマイ
クロコンピュータ等においては■。Ｈ，／ＩｏＨ−２、
４（Ｖ）／ ２００（μＡ）＝１２にΩ とかなり高イ
ンピーダンスとなる。従って、雑音を拾いやすくなるの
でデータバスラインはプルアップしてインピーダンスを
下げる方法が用いられている。
仮りに、ＩＯＫΩ或いは５にΩのプルアップ抵抗をデー
タバスラインに入れたとすると、合成抵抗は各々５．４
にΩ、３．５にΩ となυ、プルアップしない場合に比
らべ、（２）式からエネルギー雑音余裕度は各々約２倍
（１２１５，４）、約３．４倍（１２，／３．５ ）と
向上するが、データバスラインを８木とするとプルアッ
プ抵抗１０にΩの場合でｒＪ：２０ｍＷ、５にΩの場合
では４０ｍＷの電力を消費することになる（％１．源電
圧５■の時）、。
タバスラインに入れたとすると、合成抵抗は各々５．４
にΩ、３．５にΩ となυ、プルアップしない場合に比
らべ、（２）式からエネルギー雑音余裕度は各々約２倍
（１２１５，４）、約３．４倍（１２，／３．５ ）と
向上するが、データバスラインを８木とするとプルアッ
プ抵抗１０にΩの場合でｒＪ：２０ｍＷ、５にΩの場合
では４０ｍＷの電力を消費することになる（％１．源電
圧５■の時）、。
電話宅内機器の設Ｈ１においても、マイクロコンビュ〜
り等のデータバスラインのエネルギー雑音余裕度をＭＳ
Ｉ、／ＳＳＩ等の汎用の（ΔうＯ８ＩＣ程度は確保する
ことがひとつの目標と疫るが、そのためには５にΩ以下
のプルアップ抵抗が必要となり、プルアンプ抵抗のため
に４０ｍＷ以上の電力が必要となる。しかしながら、電
話基本機能を保証するためにプルアップ用の電力を局電
源から供給するには、局電源に３割増以−ヒの能力を要
求することになり、現状では不利であるため、従来は局
給電系のデータバスラインはプルアップを行なわず、ま
たプルアップしても抵抗値としては６０にΩ〜１００に
Ωと低インピーダンス化には効果がない値であり、デー
タバスライン長ｅｔｆｊ力短くする等、実装技術上で対
処を行なっていた。また、商用給電系のデータバスライ
ンは、■１１力的な制御只が厳しくないためプルアンプ
を行なつ−Ｃいるが、従来の信号分離回路１を第１図に
示すように、トライ曇ステートのゲート回路で構成して
いるために、商用７局併用給電系のデータバスラインＢ
ＵＳ１と商用給電光のデータバスラ・インＢＵＳ２とは
電気的に分離されており、商用給電系のデータバスライ
ンＢＵＳ２の低インピーダンス化にしか効果がなかった
。
り等のデータバスラインのエネルギー雑音余裕度をＭＳ
Ｉ、／ＳＳＩ等の汎用の（ΔうＯ８ＩＣ程度は確保する
ことがひとつの目標と疫るが、そのためには５にΩ以下
のプルアップ抵抗が必要となり、プルアンプ抵抗のため
に４０ｍＷ以上の電力が必要となる。しかしながら、電
話基本機能を保証するためにプルアップ用の電力を局電
源から供給するには、局電源に３割増以−ヒの能力を要
求することになり、現状では不利であるため、従来は局
給電系のデータバスラインはプルアップを行なわず、ま
たプルアップしても抵抗値としては６０にΩ〜１００に
Ωと低インピーダンス化には効果がない値であり、デー
タバスライン長ｅｔｆｊ力短くする等、実装技術上で対
処を行なっていた。また、商用給電系のデータバスライ
ンは、■１１力的な制御只が厳しくないためプルアンプ
を行なつ−Ｃいるが、従来の信号分離回路１を第１図に
示すように、トライ曇ステートのゲート回路で構成して
いるために、商用７局併用給電系のデータバスラインＢ
ＵＳ１と商用給電光のデータバスラ・インＢＵＳ２とは
電気的に分離されており、商用給電系のデータバスライ
ンＢＵＳ２の低インピーダンス化にしか効果がなかった
。
なお、ｆｎ５給電系のデータバスラインにプルアップが
行なわれていなくても商用系■イ１源の停電時には、宅
内系での主要な雑音源と考えられる他の商用系の機器も
停電、によって雑音源として作用しなくなるため、その
雑音源からの影響はなくなるが、商用系電源通電時にり
、外部からのエネルギー雑音に対しで弱いという欠点が
あった。
行なわれていなくても商用系■イ１源の停電時には、宅
内系での主要な雑音源と考えられる他の商用系の機器も
停電、によって雑音源として作用しなくなるため、その
雑音源からの影響はなくなるが、商用系電源通電時にり
、外部からのエネルギー雑音に対しで弱いという欠点が
あった。
し／ζがって本発明の目的は、間用系雷、源の通電時に
商用／′局併用給電系のデータバスラインにもプルアン
プ効果が得られるようにしたデータバスラインを提供す
ることにある。
商用／′局併用給電系のデータバスラインにもプルアン
プ効果が得られるようにしたデータバスラインを提供す
ることにある。
このような目的を達成するため本発明は、信号分離回路
をトランスファーゲート回路で４１・１成し、このトラ
ンスファーゲート回路を開用系電源の通電時はオンとす
ることによって商用／局給電系のデータバスラインを商
用給電系のデータバスラインに接続するようにしたもの
である。゛まだ、本発明は、プルアップ抵抗をトランス
ファーゲート回路を介して商用７局併用給電系のデータ
バスラインに伺加し、商用系電源通電時はトランスファ
ーゲ−ト回路を導通、商用系１源停宵５時は開放するよ
う制御して、商用系電源通電時は商用７局併用給電１系
のデータバスをプルアップするようにしたものである。
をトランスファーゲート回路で４１・１成し、このトラ
ンスファーゲート回路を開用系電源の通電時はオンとす
ることによって商用／局給電系のデータバスラインを商
用給電系のデータバスラインに接続するようにしたもの
である。゛まだ、本発明は、プルアップ抵抗をトランス
ファーゲート回路を介して商用７局併用給電系のデータ
バスラインに伺加し、商用系電源通電時はトランスファ
ーゲ−ト回路を導通、商用系１源停宵５時は開放するよ
う制御して、商用系電源通電時は商用７局併用給電１系
のデータバスをプルアップするようにしたものである。
以下、実施例を示す図面を用いてこの発明の詳細な説明
する。
する。
第２図は本発明の一実施例を示す回路図であり、第１図
と同一部分は同記号を用いている。同図においてＧは信
号分離回路として用いられるトランスファーゲート回路
、２は商用系電源電圧ＶＡ○に接続したプルアップ抵抗
、３は商用系電源停電検出回路である。商用系電源停電
検出回路３は商用系電源電圧ｖＡｏを抵抗で分圧し、シ
ュミット回路等のゲート回路Ｇａで所定の電圧であるか
否かを検出する構成を示している。なお、商用系電源停
電検出回路３は他の電圧検出回路を用いることもできる
。また、第２図において、トランスファーゲート回路Ｇ
、商用系電源停電検出回路３は商用７局併用給電系から
供給される電圧で動作する。
と同一部分は同記号を用いている。同図においてＧは信
号分離回路として用いられるトランスファーゲート回路
、２は商用系電源電圧ＶＡ○に接続したプルアップ抵抗
、３は商用系電源停電検出回路である。商用系電源停電
検出回路３は商用系電源電圧ｖＡｏを抵抗で分圧し、シ
ュミット回路等のゲート回路Ｇａで所定の電圧であるか
否かを検出する構成を示している。なお、商用系電源停
電検出回路３は他の電圧検出回路を用いることもできる
。また、第２図において、トランスファーゲート回路Ｇ
、商用系電源停電検出回路３は商用７局併用給電系から
供給される電圧で動作する。
第３図はトランスファーゲー ト回路の素子構成を示し
たものであり、ＰチャンネルＭＯ８であるＰ−ＭＯＳと
ＮチャンネルＭＯＳであるＮ−ＭＯＳのゲートに各々の
コントロール信号Ｃ１Ｃを外部より与えることにより、
ＭＯＳ 、 ＦＥＴのオン／オフを制御できアナログス
イッチとして使用することができる。即ち、Ｎ−ＭＯＳ
のゲートにＣ＝ １’Ｈ」（ハイ）、Ｐ −ＭＯＳのゲ
ートにｃ ＝ １−Ｌ−１（ロー）のコントロール信号
を入力すると、Ｎ−ＭＯＳ 、 Ｐ−ＭＯＳともオンと
なり、双方向導通となる。また、Ｎ −ＭＯＳのゲート
にＣ＝ ＩＬＪ 、 Ｐ−ＭＯＳのゲートにＣ＝［Ｈｌ
ｌのコントロール信号を与えると、Ｎ−ＭＯＳ 。
たものであり、ＰチャンネルＭＯ８であるＰ−ＭＯＳと
ＮチャンネルＭＯＳであるＮ−ＭＯＳのゲートに各々の
コントロール信号Ｃ１Ｃを外部より与えることにより、
ＭＯＳ 、 ＦＥＴのオン／オフを制御できアナログス
イッチとして使用することができる。即ち、Ｎ−ＭＯＳ
のゲートにＣ＝ １’Ｈ」（ハイ）、Ｐ −ＭＯＳのゲ
ートにｃ ＝ １−Ｌ−１（ロー）のコントロール信号
を入力すると、Ｎ−ＭＯＳ 、 Ｐ−ＭＯＳともオンと
なり、双方向導通となる。また、Ｎ −ＭＯＳのゲート
にＣ＝ ＩＬＪ 、 Ｐ−ＭＯＳのゲートにＣ＝［Ｈｌ
ｌのコントロール信号を与えると、Ｎ−ＭＯＳ 。
Ｐ−ＭＯＳともオフとなり、入／出力線と出／入力線は
ハイインピーダンスとして開放された状態に保持される
。
ハイインピーダンスとして開放された状態に保持される
。
従って、第２図において、商用系電源通電時は商用系電
源停電検出回路３の出力がＣ−１’Ｈ−１、Ｃ−「Ｌ」
となるからトランスファーゲート回路Ｇは導通となり、
データバスラインＢＵＳＩ 、ＢＵＳ２はＭＯＳのオン
抵抗を介して電気的に接続され、プルアップ抵抗２をデ
ータバスラインＢＵＳ１ 、 ＢＵＳ２の両刃に作用さ
ぜることができる。商用系停電時は、商用系電源停電検
出回路３の出力がＣ＝ＩＬｌ。
源停電検出回路３の出力がＣ−１’Ｈ−１、Ｃ−「Ｌ」
となるからトランスファーゲート回路Ｇは導通となり、
データバスラインＢＵＳＩ 、ＢＵＳ２はＭＯＳのオン
抵抗を介して電気的に接続され、プルアップ抵抗２をデ
ータバスラインＢＵＳ１ 、 ＢＵＳ２の両刃に作用さ
ぜることができる。商用系停電時は、商用系電源停電検
出回路３の出力がＣ＝ＩＬｌ。
Ｃ＝ ＦＨ，、ｌとなり、トランスファ−ゲート回路Ｇ
は開放されデータバスラインＢＵＳ１ 、 ＢＵＳ２は
分離されることになる。
は開放されデータバスラインＢＵＳ１ 、 ＢＵＳ２は
分離されることになる。
第４図は本発明の他の実施例を示す回路図であり、第１
図および第２図と同一部分および相当部分は同記号を用
いている。同図において、４はトランスファーゲート回
路Ｇを介してデータバスラインＢＵＳ１に接続される商
用系電源電圧ＶＡＯへのプルアンプ抵抗である。
図および第２図と同一部分および相当部分は同記号を用
いている。同図において、４はトランスファーゲート回
路Ｇを介してデータバスラインＢＵＳ１に接続される商
用系電源電圧ＶＡＯへのプルアンプ抵抗である。
第４図では、商用系１！源通電時は第２図で説明した場
合と同様に商用系電源停電検出回路３の出力がＣ＝ Ｉ
Ｈ，Ｊ 、 Ｃ＝ ｆ−Ｌｊとなるから、トランスファ
ーゲート回路Ｇが導通となυ、商用系電源へのプルアッ
プ抵抗４が商用７局併用給電系のデータバスラインＢＵ
Ｓ１に接続されることになる。商用系停電時は停電オへ
出回路３の出力がＣ＝ｌＬＪ、Ｃ＝「Ｈ」となりトラン
スファーゲート回路Ｇが開放となりプルアップ抵抗４は
データバスラインＢＵＳ１から分離される。
合と同様に商用系電源停電検出回路３の出力がＣ＝ Ｉ
Ｈ，Ｊ 、 Ｃ＝ ｆ−Ｌｊとなるから、トランスファ
ーゲート回路Ｇが導通となυ、商用系電源へのプルアッ
プ抵抗４が商用７局併用給電系のデータバスラインＢＵ
Ｓ１に接続されることになる。商用系停電時は停電オへ
出回路３の出力がＣ＝ｌＬＪ、Ｃ＝「Ｈ」となりトラン
スファーゲート回路Ｇが開放となりプルアップ抵抗４は
データバスラインＢＵＳ１から分離される。
このようにトランスファーゲート回路をＡＣ商用系電源
の通電／停電、によってオン／オフ制御することにより
、商用系通電時は商用系電源へのプルアップ抵抗を商用
７局併用給電系のデータバスにも作用させることができ
る。
の通電／停電、によってオン／オフ制御することにより
、商用系通電時は商用系電源へのプルアップ抵抗を商用
７局併用給電系のデータバスにも作用させることができ
る。
以上説明したようにこの発明に係るデータバスラインは
、商用系電源通電時だけオンとなる回路を介して商用７
局併用給電を行なっているデータバスラインをプルアッ
プ抵抗に接続したものであるから、商用系電源通電時に
も商用７局併用給電を行なっているデータバスにプルア
ップが作用し、外部からのエネルギー雑音に対し強くな
るという効果を有する。
、商用系電源通電時だけオンとなる回路を介して商用７
局併用給電を行なっているデータバスラインをプルアッ
プ抵抗に接続したものであるから、商用系電源通電時に
も商用７局併用給電を行なっているデータバスにプルア
ップが作用し、外部からのエネルギー雑音に対し強くな
るという効果を有する。
【図面の簡単な説明】
第１図は従来のデータバスラインの一例を示す回路図、
第２図は本発明の一実施例を示す回路図、第３図は第２
図に示すトランスファーゲートの一例を示す回路図、第
４図は本発明の池の実施例を示す回路図である。 １・・・・（Ｍ号分離回路、２，４φ・・・抵抗、３・
・・・商用系電源停牝５検出回路、Ｇ・・・・トランス
ファーゲート、ＢＵＳｌ、２ ・・−・データバスラ
イン。 ）持許出願人 日本電信市１話公社
第２図は本発明の一実施例を示す回路図、第３図は第２
図に示すトランスファーゲートの一例を示す回路図、第
４図は本発明の池の実施例を示す回路図である。 １・・・・（Ｍ号分離回路、２，４φ・・・抵抗、３・
・・・商用系電源停牝５検出回路、Ｇ・・・・トランス
ファーゲート、ＢＵＳｌ、２ ・・−・データバスラ
イン。 ）持許出願人 日本電信市１話公社
Claims (2)
- （１）商用系電源と局電源の両方が供給されるデータバ
スラインと、商用系電源が供給されプルアップ抵抗の接
続されているデータバスラインとが信号分離回路を介し
て接続されているデータバスラインにおいて、信号分離
回路は第１の極性を有する信号が供給された時にオンと
なり、第２の極性を有する信号が供給された時にオフと
なるトランスファーゲート回路で構成され、商用系電源
が供給されている時はトランスファーゲート回路に第１
の極性を有する信号を供給し、商用系電源が供給されな
くなった時はトランスファーゲート回路に第２の極性を
有する信号を供給する商用系電源停電検出回路を備えた
データバスライン。 - （２）商用系電源と局電源の両方が供給されるデータバ
スラインと、商用系電源が供給されプルアップ抵抗の接
続されているデータバスラインとが信号分離回路を介し
て接続されているデータバスラインにおいて、第１の極
性を有する信号が供給された時にオンとなり、第２の極
性を有する信号が供給された時にオフとなるトランスフ
ァーゲート回路と、商用系軍、源が供給されている時Ｃ
よトランスファーゲート回路に第１の極性を有する信号
を供給し、商用系電源が供給されなくなった時はトラン
スファーゲート回路に第２の極性を有する信号を供給す
る商用系電源停電検出回路とで構成され、商用系電源と
局電源の両方が供給されるデータバスラインはトランス
ファーゲート回路を介して別に設けたプルアップ抵抗に
接続されることを特徴とするデータバスライン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194425A JPS5985155A (ja) | 1982-11-05 | 1982-11-05 | デ−タバスライン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194425A JPS5985155A (ja) | 1982-11-05 | 1982-11-05 | デ−タバスライン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5985155A true JPS5985155A (ja) | 1984-05-17 |
| JPH0155621B2 JPH0155621B2 (ja) | 1989-11-27 |
Family
ID=16324387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57194425A Granted JPS5985155A (ja) | 1982-11-05 | 1982-11-05 | デ−タバスライン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5985155A (ja) |
-
1982
- 1982-11-05 JP JP57194425A patent/JPS5985155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0155621B2 (ja) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0142013B2 (ja) | ||
| JPS63187816A (ja) | シュミットトリガーを持ったｔｔｌ／ｃｍｏｓコンパチブル入力バッファ | |
| JPS60112320A (ja) | トライステ−トゲ−トの保護方式 | |
| JPS5985155A (ja) | デ−タバスライン | |
| JP2636749B2 (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| JP4077524B2 (ja) | パッド・ドライバ回路及びパッド・ドライバ回路を備えた電子回路 | |
| JPS5884330A (ja) | マイクロプロセツサの入力回路 | |
| JP2002533971A (ja) | 過電圧保護ｉ／ｏバッファ | |
| US6710626B1 (en) | Databus transmitter | |
| JP3643421B2 (ja) | 出力回路 | |
| JPS6030216A (ja) | 半導体装置 | |
| CN207200682U (zh) | 双向接口电路 | |
| CN223024278U (zh) | 电子设备 | |
| JP2767911B2 (ja) | プルアップ・プルダウン入力回路 | |
| JPS60242724A (ja) | 集積論理回路 | |
| CN211427330U (zh) | 一种服务器bmc与背板i2c开关传输电路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPH0691382B2 (ja) | 比較回路と論理回路のインターフェイス回路 | |
| JPH084229B2 (ja) | ２値−４値変換回路 | |
| JPS62125713A (ja) | 半導体集積回路 | |
| JPH03107333A (ja) | 電源回路 | |
| JPH07325780A (ja) | マイコンの入出力回路 | |
| JPS59215124A (ja) | Ｃｍｏｓ選択回路 | |
| JPS5945720A (ja) | Ｃｍｏｓ論理回路 | |
| JPS61107418A (ja) | キ−装置 |