JPH0155621B2 - - Google Patents
Info
- Publication number
- JPH0155621B2 JPH0155621B2 JP57194425A JP19442582A JPH0155621B2 JP H0155621 B2 JPH0155621 B2 JP H0155621B2 JP 57194425 A JP57194425 A JP 57194425A JP 19442582 A JP19442582 A JP 19442582A JP H0155621 B2 JPH0155621 B2 JP H0155621B2
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- supplied
- power supply
- commercial power
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】
本発明は、電話基本機能を保証するための回路
に供給する局電源と、データ伝送等の付加機能を
実現するための回路に供給する商用系電源との２
電源に動作する電話宅内機器における商用／局併
用給電系及び商用給電系のデイジタル回路部に信
号転送路として使用されるデータバスラインに関
するものである。
に供給する局電源と、データ伝送等の付加機能を
実現するための回路に供給する商用系電源との２
電源に動作する電話宅内機器における商用／局併
用給電系及び商用給電系のデイジタル回路部に信
号転送路として使用されるデータバスラインに関
するものである。
電話の発着信、通路といつた電話基本機能サー
ビスを提供する電話基本機能部と、スピーカ受話
等の高度な電話サービス、及びデータの送受信等
の非電話系サービスを提供する付加機能部とを有
する電話宅内機器においては、局給電だけで全回
路を動作させることができない。このために、商
用系電源を使用し、しかも商用系電源停電時の電
話基本機能を保証するため、電話基本機能部へは
商用／局併用給電、付加機能部へは商用系電源に
よる商用給電を行なうのが一般的である。また、
制御系にはマイクロプロセツサ或いはマイクロコ
ンピユータ等を用いてプログラム制御を行なうの
が一般的であり、電話基本機能部を構成する部品
はマイクロプロセツサも含め局給電のみで動作さ
せる必要があるので、低消費電力であるCMOS
のLSI、MSI／SSI等が広く用いられている。
ビスを提供する電話基本機能部と、スピーカ受話
等の高度な電話サービス、及びデータの送受信等
の非電話系サービスを提供する付加機能部とを有
する電話宅内機器においては、局給電だけで全回
路を動作させることができない。このために、商
用系電源を使用し、しかも商用系電源停電時の電
話基本機能を保証するため、電話基本機能部へは
商用／局併用給電、付加機能部へは商用系電源に
よる商用給電を行なうのが一般的である。また、
制御系にはマイクロプロセツサ或いはマイクロコ
ンピユータ等を用いてプログラム制御を行なうの
が一般的であり、電話基本機能部を構成する部品
はマイクロプロセツサも含め局給電のみで動作さ
せる必要があるので、低消費電力であるCMOS
のLSI、MSI／SSI等が広く用いられている。
CMOSのデイジタル回路素子で構成される系
は全体的にインピーダンスが高いためTTL等で
構成された系に比らべて誘導や輻射による雑音、
特にエネルギー雑音に対して弱いことが知られて
いる。デイジタル回路素子のエネルギー雑音余裕
度NIは(1)式に示すように、入力電圧スレツシホ
ールドVTHと信号ラインを外部からその入力電圧
スレツシホールドVTHまでドライブするのに要す
る電流（VTH／RO）と、雑音・パルスに応答する
ゲートの速度tpによつて表わされる。
は全体的にインピーダンスが高いためTTL等で
構成された系に比らべて誘導や輻射による雑音、
特にエネルギー雑音に対して弱いことが知られて
いる。デイジタル回路素子のエネルギー雑音余裕
度NIは(1)式に示すように、入力電圧スレツシホ
ールドVTHと信号ラインを外部からその入力電圧
スレツシホールドVTHまでドライブするのに要す
る電流（VTH／RO）と、雑音・パルスに応答する
ゲートの速度tpによつて表わされる。
NI＝VTH×tp×VTH／RO ……………(1)
RO：ゲートの出力インピーダンス
さらに、雑音・パルスのパルス幅が200〜300ns
以上のパルスでは、雑音余裕度NIはTTL、
CMOS等の各デイジタル回路素子の入力電圧ス
レツシホールドVTHと出力インピーダンスのみで
決まつてしまうことが実験的に知られている。
以上のパルスでは、雑音余裕度NIはTTL、
CMOS等の各デイジタル回路素子の入力電圧ス
レツシホールドVTHと出力インピーダンスのみで
決まつてしまうことが実験的に知られている。
従つて、電話宅内機器においては同一系内に高
圧、高速回路等の強力な雑音源が存在しないので
(1)式の分子が定数となり、(2)式に示すように、エ
ネルギー雑音余裕度はCMOSゲートの出力イン
ピーダンスに反比例することになる。
圧、高速回路等の強力な雑音源が存在しないので
(1)式の分子が定数となり、(2)式に示すように、エ
ネルギー雑音余裕度はCMOSゲートの出力イン
ピーダンスに反比例することになる。
NI∝Ｋ／RO …………………(2)
Ｋ：VTH 2×tp（＝定数）
CMOSゲートの出力インピーダンスは、
MSI／SSI等の汎用ICにおいては、数KΩである
ことが知られているが、CMOSマイクロプロセ
ツサ及びマイクロコンピユータ等においては
VOH／IOH＝2.4（Ｖ）／200（μA）＝12KΩとかなり高
インピーダンスとなる。従つて、雑音を拾いやす
くなるのでデータバスラインはプルアツプしてイ
ンピーダンスを下げる方法が用いられている。
MSI／SSI等の汎用ICにおいては、数KΩである
ことが知られているが、CMOSマイクロプロセ
ツサ及びマイクロコンピユータ等においては
VOH／IOH＝2.4（Ｖ）／200（μA）＝12KΩとかなり高
インピーダンスとなる。従つて、雑音を拾いやす
くなるのでデータバスラインはプルアツプしてイ
ンピーダンスを下げる方法が用いられている。
仮りに、10KΩ或いは5KΩのプルアツプ抵抗を
データバスラインに入れたとすると、合成抵抗は
各々5.4KΩ、3.5KΩとなり、プルアツプしない場
合に比らべ、(2)式からエネルギー雑音余裕度は
各々約２倍（12／5.4）、約3.4倍（12／3.5）と向
上するが、データバスラインを８本とするとプル
アツプ抵抗10KΩの場合では20mW、5KΩの場合
では40mWの電力を消費することになる（電源電
圧5Vの時）。
データバスラインに入れたとすると、合成抵抗は
各々5.4KΩ、3.5KΩとなり、プルアツプしない場
合に比らべ、(2)式からエネルギー雑音余裕度は
各々約２倍（12／5.4）、約3.4倍（12／3.5）と向
上するが、データバスラインを８本とするとプル
アツプ抵抗10KΩの場合では20mW、5KΩの場合
では40mWの電力を消費することになる（電源電
圧5Vの時）。
電話宅内機器の設計においても、マイクロコン
ピユータ等のデータバスラインのエネルギー雑音
余裕度をMSI／SSI等の汎用のCMOS IC程度は
確保することがひとつの目標となるが、そのため
には5KΩ以下のプルアツプ抵抗が必要となり、
プルアツプ抵抗のために40mW以上の電力が必要
となる。しかしながら、電話基本機能を保証する
ためにプルアツプ用の電力を局電源から供給する
には、局電源に３割増以上の能力を要求すること
になり、現状では不利であるため、従来は局給電
系のデータバスラインはプルアツプを行なわず、
またプルアツプしても抵抗値としては60KΩ〜
100KΩと低インピーダンス化には効果がない値
であり、データバスライン長を極力短くする等、
実装技術上で対処を行なつていた。また、商用給
電系のデータバスラインは、電力的な制限が厳し
くないためプルアツプを行なつているが、従来の
信号分離回路１を第１図に示すように、トライ・
ステートのゲート回路で構成しているために、商
用／局併用給電系のデータバスラインBUS１と
商用給電系のデータバスラインBUS２とは電気
的に分離されており、商用給電系のデータバスラ
インBUS２の低インピーダンス化にしか効果が
なかつた。
ピユータ等のデータバスラインのエネルギー雑音
余裕度をMSI／SSI等の汎用のCMOS IC程度は
確保することがひとつの目標となるが、そのため
には5KΩ以下のプルアツプ抵抗が必要となり、
プルアツプ抵抗のために40mW以上の電力が必要
となる。しかしながら、電話基本機能を保証する
ためにプルアツプ用の電力を局電源から供給する
には、局電源に３割増以上の能力を要求すること
になり、現状では不利であるため、従来は局給電
系のデータバスラインはプルアツプを行なわず、
またプルアツプしても抵抗値としては60KΩ〜
100KΩと低インピーダンス化には効果がない値
であり、データバスライン長を極力短くする等、
実装技術上で対処を行なつていた。また、商用給
電系のデータバスラインは、電力的な制限が厳し
くないためプルアツプを行なつているが、従来の
信号分離回路１を第１図に示すように、トライ・
ステートのゲート回路で構成しているために、商
用／局併用給電系のデータバスラインBUS１と
商用給電系のデータバスラインBUS２とは電気
的に分離されており、商用給電系のデータバスラ
インBUS２の低インピーダンス化にしか効果が
なかつた。
なお、局給電系のデータバスラインにプルアツ
プが行なわれていなくても商用系電源の停電時に
は、宅内系の主要な雑音源と考えられる他の商用
系の機器も停電によつて雑音源として作用しなく
なるため、その雑音源からの影響はなくなるが、
商用系電源通電時には外部からのエネルギー雑音
に対して弱いという欠点があつた。
プが行なわれていなくても商用系電源の停電時に
は、宅内系の主要な雑音源と考えられる他の商用
系の機器も停電によつて雑音源として作用しなく
なるため、その雑音源からの影響はなくなるが、
商用系電源通電時には外部からのエネルギー雑音
に対して弱いという欠点があつた。
したがつて本発明の目的は、商用系電源の通電
時に商用／局併用給電系のデータバスラインにも
プルアツプ効果が得られるようにしたデータバス
ラインを提供することにある。
時に商用／局併用給電系のデータバスラインにも
プルアツプ効果が得られるようにしたデータバス
ラインを提供することにある。
このような目的を達成するため本発明は、信号
分離回路をトランスフアーゲート回路で構成し、
このトランスフアーゲート回路を商用系電源の通
電時はオンとすることによつて商用／局給電系の
データバスラインを商用給電系のデータバスライ
ンに接続するようにしたものである。また、本発
明は、プルアツプ抵抗をトランスフアーゲート回
路を介して商用／局併用給電系のデータバスライ
ンに付加し、商用系電源通電時はトランスフアー
ゲート回路を導通、商用系電源停電時は開放する
よう制御して、商用系電源通電時は商用／局併用
給電系のデータバスをプルアツプするようにした
ものである。以下、実施例を示す図面を用いてこ
の発明を詳細に説明する。
分離回路をトランスフアーゲート回路で構成し、
このトランスフアーゲート回路を商用系電源の通
電時はオンとすることによつて商用／局給電系の
データバスラインを商用給電系のデータバスライ
ンに接続するようにしたものである。また、本発
明は、プルアツプ抵抗をトランスフアーゲート回
路を介して商用／局併用給電系のデータバスライ
ンに付加し、商用系電源通電時はトランスフアー
ゲート回路を導通、商用系電源停電時は開放する
よう制御して、商用系電源通電時は商用／局併用
給電系のデータバスをプルアツプするようにした
ものである。以下、実施例を示す図面を用いてこ
の発明を詳細に説明する。
第２図は本発明の一実施例を示す回路図であ
り、第１図と同一部分は同記号を用いている。同
図においてＧは信号分離回路として用いられるト
ランスフアーゲート回路、２は商用系電源電圧
VACに接続したプルアツプ抵抗、３は商用系電源
停電検出回路である。商用系電源停電検出回路３
は商用系電源電圧VACを抵抗で分圧し、シユミツ
ト回路等のゲート回路Gaで所定の電圧であるか
否かを検出する構成を示している。なお、商用系
電源停電検出回路３は他の電圧検出回路を用いる
こともできる。また、第２図において、トランス
フアーゲート回路Ｇ、商用系電源停電検出回路３
は商用／局併用給電系から供給される電圧で動作
する。
り、第１図と同一部分は同記号を用いている。同
図においてＧは信号分離回路として用いられるト
ランスフアーゲート回路、２は商用系電源電圧
VACに接続したプルアツプ抵抗、３は商用系電源
停電検出回路である。商用系電源停電検出回路３
は商用系電源電圧VACを抵抗で分圧し、シユミツ
ト回路等のゲート回路Gaで所定の電圧であるか
否かを検出する構成を示している。なお、商用系
電源停電検出回路３は他の電圧検出回路を用いる
こともできる。また、第２図において、トランス
フアーゲート回路Ｇ、商用系電源停電検出回路３
は商用／局併用給電系から供給される電圧で動作
する。
第３図はトランスフアーゲート回路の素子構成
を示したものであり、ＰチヤンネルMOSである
Ｐ−MOSとＮチヤンネルMOSであるＮ−MOS
のゲートに各々のコントロール信号Ｃ，を外部
より与えることにより、MOS，FETのオン／オ
フを制御できアナログスイツチとして使用するこ
とができる。即ち、Ｎ−MOSのゲートにＣ＝
「Ｈ」（ハイ）、Ｐ−MOSのゲートに＝「Ｌ」（ロ
ー）のコントロール信号を入力すると、Ｎ−
MOS，Ｐ−MOSともオンとなり、双方向導通と
なる。また、Ｎ−MOSのゲートにＣ＝「Ｌ」、Ｐ
−MOSのゲートに＝「Ｈ」のコントロール信号
を与えると、Ｎ−MOS，Ｐ−MOSともオフとな
り、入／出力線と出／入力線はハイインピーダン
スとして開放された状態に保持される。
を示したものであり、ＰチヤンネルMOSである
Ｐ−MOSとＮチヤンネルMOSであるＮ−MOS
のゲートに各々のコントロール信号Ｃ，を外部
より与えることにより、MOS，FETのオン／オ
フを制御できアナログスイツチとして使用するこ
とができる。即ち、Ｎ−MOSのゲートにＣ＝
「Ｈ」（ハイ）、Ｐ−MOSのゲートに＝「Ｌ」（ロ
ー）のコントロール信号を入力すると、Ｎ−
MOS，Ｐ−MOSともオンとなり、双方向導通と
なる。また、Ｎ−MOSのゲートにＣ＝「Ｌ」、Ｐ
−MOSのゲートに＝「Ｈ」のコントロール信号
を与えると、Ｎ−MOS，Ｐ−MOSともオフとな
り、入／出力線と出／入力線はハイインピーダン
スとして開放された状態に保持される。
従つて、第２図において、商用系電源通電時は
商用系電源停電検出回路３の出力がＣ＝「Ｈ」、
＝「Ｌ」となるからトランスフアーゲート回路Ｇ
は導通となり、データバスラインBUS１，BUS
２はMOSのオン抵抗を介して電気的に接続され、
プルアツプ抵抗２をデータバスラインBUS１，
BUS２の両方に作用させることができる。商用
系停電時は、商用系電源停電検出回路３の出力が
Ｃ＝「Ｌ」、＝「Ｈ」となり、トランスフアーゲ
ート回路Ｇは開放されデータバスラインBUS１，
BUS２は分離されることになる。
商用系電源停電検出回路３の出力がＣ＝「Ｈ」、
＝「Ｌ」となるからトランスフアーゲート回路Ｇ
は導通となり、データバスラインBUS１，BUS
２はMOSのオン抵抗を介して電気的に接続され、
プルアツプ抵抗２をデータバスラインBUS１，
BUS２の両方に作用させることができる。商用
系停電時は、商用系電源停電検出回路３の出力が
Ｃ＝「Ｌ」、＝「Ｈ」となり、トランスフアーゲ
ート回路Ｇは開放されデータバスラインBUS１，
BUS２は分離されることになる。
第４図は本発明の他の実施例を示す回路図であ
り、第１図および第２図と同一部分および相当部
分は同記号を用いている。同図において、４はト
ランスフアーゲート回路Ｇを介してデータバスラ
インBUS１に接続される商用系電源電圧VACへの
プルアツプ抵抗である。
り、第１図および第２図と同一部分および相当部
分は同記号を用いている。同図において、４はト
ランスフアーゲート回路Ｇを介してデータバスラ
インBUS１に接続される商用系電源電圧VACへの
プルアツプ抵抗である。
第４図では、商用系電源通電時は第２図で説明
した場合と同様に商用系電源停電検出回路３の出
力がＣ＝「Ｈ」、＝「Ｌ」となるから、トランス
フアーゲート回路Ｇが導通となり、商用系電源へ
のプルアツプ抵抗４が商用／局併用給電系のデー
タバスラインBUS１に接続されることになる。
商用系停電時は停電検出回路３の出力がＣ＝
「Ｈ」、＝「Ｈ」となりトランスフアーゲート回
路Ｇが開放となりプルアツプ抵抗４はデータバス
ラインBUS１から分離される。
した場合と同様に商用系電源停電検出回路３の出
力がＣ＝「Ｈ」、＝「Ｌ」となるから、トランス
フアーゲート回路Ｇが導通となり、商用系電源へ
のプルアツプ抵抗４が商用／局併用給電系のデー
タバスラインBUS１に接続されることになる。
商用系停電時は停電検出回路３の出力がＣ＝
「Ｈ」、＝「Ｈ」となりトランスフアーゲート回
路Ｇが開放となりプルアツプ抵抗４はデータバス
ラインBUS１から分離される。
このようにトランスフアーゲート回路を商用系
電源の通電／停電によつてオン／オフ制御するこ
とにより、商用系通電時は商用系電源へのプルア
ツプ抵抗を商用／局併用給電系のデータバスにも
作用させることができる。
電源の通電／停電によつてオン／オフ制御するこ
とにより、商用系通電時は商用系電源へのプルア
ツプ抵抗を商用／局併用給電系のデータバスにも
作用させることができる。
以上説明したようにこの発明に係るデータバス
ラインは、商用系電源通電時だけオンとなる回路
を介して商用／局併用給電を行なつているデータ
バスラインをプルアツプ抵抗に接続したものであ
るから、商用系電源通電時にも商用／局併用給電
を行なつているデータバスにプルアツプが作用
し、外部からのエネルギー雑音に対し強くなると
いう効果を有する。
ラインは、商用系電源通電時だけオンとなる回路
を介して商用／局併用給電を行なつているデータ
バスラインをプルアツプ抵抗に接続したものであ
るから、商用系電源通電時にも商用／局併用給電
を行なつているデータバスにプルアツプが作用
し、外部からのエネルギー雑音に対し強くなると
いう効果を有する。
第１図は従来のデータバスラインの一例を示す
回路図、第２図は本発明の一実施例を示す回路
図、第３図は第２図に示すトランスフアーゲート
の一例を示す回路図、第４図は本発明の他の実施
例を示す回路図である。 １……信号分離回路、２，４……抵抗、３……
商用系電源停電検出回路、Ｇ……トランスフアー
ゲート、BUS１，２……データバスライン。
回路図、第２図は本発明の一実施例を示す回路
図、第３図は第２図に示すトランスフアーゲート
の一例を示す回路図、第４図は本発明の他の実施
例を示す回路図である。 １……信号分離回路、２，４……抵抗、３……
商用系電源停電検出回路、Ｇ……トランスフアー
ゲート、BUS１，２……データバスライン。
Claims (1)
- 【特許請求の範囲】 １ 商用系電源と局電源の両方が供給されるデー
タバスラインと、商用系電源が供給されプルアツ
プ抵抗の接続されているデータバスラインとが信
号分離回路を介して接続されているデータバスラ
インにおいて、信号分離回路は第１の極性を有す
る信号が供給された時にオンとなり、第２の極性
を有する信号が供給された時にオフとなるトラン
スフアーゲート回路で構成され、商用系電源が供
給されている時はトランスフアーゲート回路に第
１の極性を有する信号を供給し、商用系電源が供
給されなくなつた時はトランスフアーゲート回路
に第２の極性を有する信号を供給する商用系電源
停電検出回路を備えたデータバスライン。 ２ 商用系電源と局電源の両方が供給されるデー
タバスラインと、商用系電源が供給されプルアツ
プ抵抗の接続されているデータバスラインとが信
号分離回路を介して接続されているデータバスラ
インにおいて、第１の極性を有する信号が供給さ
れた時にオンとなり、第２の極性を有する信号が
供給された時にオフとなるトランスフアーゲート
回路と、商用系電源が供給されている時はトラン
スフアーゲート回路に第１の極性を有する信号を
供給し、商用系電源が供給されなくなつた時はト
ランスフアーゲート回路に第２の極性を有する信
号を供給する商用系電源停電検出回路とで構成さ
れ、商用系電源と局電源の両方が供給されるデー
タバスラインはトランスフアーゲート回路を介し
て別に設けたプルアツプ抵抗に接続されることを
特徴とするデータバスライン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194425A JPS5985155A (ja) | 1982-11-05 | 1982-11-05 | デ−タバスライン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194425A JPS5985155A (ja) | 1982-11-05 | 1982-11-05 | デ−タバスライン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5985155A JPS5985155A (ja) | 1984-05-17 |
| JPH0155621B2 true JPH0155621B2 (ja) | 1989-11-27 |
Family
ID=16324387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57194425A Granted JPS5985155A (ja) | 1982-11-05 | 1982-11-05 | デ−タバスライン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5985155A (ja) |
-
1982
- 1982-11-05 JP JP57194425A patent/JPS5985155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5985155A (ja) | 1984-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910001327B1 (ko) | Cmos 입 출력회로 | |
| JP3698439B2 (ja) | データ通信バスを有する回路 | |
| JPS60112320A (ja) | トライステ−トゲ−トの保護方式 | |
| JPS63187816A (ja) | シュミットトリガーを持ったｔｔｌ／ｃｍｏｓコンパチブル入力バッファ | |
| US4823309A (en) | Data processing system with improved output function | |
| JPS6077521A (ja) | トライステ−ト・ドライバ回路 | |
| US7863933B2 (en) | Tri-state I/O port | |
| JPS6333734B2 (ja) | ||
| KR870700179A (ko) | 축적된 유도성 에너지 소멸 방법 및 그 회로와 동력 자급 시스템 | |
| JPS5985155A (ja) | デ−タバスライン | |
| JP2001060975A (ja) | データバス送信機 | |
| JPS5941205B2 (ja) | 電子回路 | |
| JP3543364B2 (ja) | マイコンの入出力回路 | |
| CN221669738U (zh) | 一种电压输出控制电路、电路板及系统 | |
| CN224021708U (zh) | 一种具有自动开关功能的双向信号隔离传输电路 | |
| JPH0450658Y2 (ja) | ||
| JPS60242724A (ja) | 集積論理回路 | |
| JPS58154026A (ja) | 情報処理装置のエラ−処理方式 | |
| JPS62138902A (ja) | マイクロコンピユ−タ | |
| JPS6333922A (ja) | シングルチツプマイクロコンピユ−タ | |
| JP2697024B2 (ja) | 出力回路 | |
| JPS62125712A (ja) | 入出力回路 | |
| JPH0454515Y2 (ja) | ||
| JPS6318719A (ja) | 入力バツフア回路 | |
| JPH03284018A (ja) | 入力回路 |