JPS5985545A - システムｒｏｍ内容修正処理方式 - Google Patents
システムｒｏｍ内容修正処理方式Info
- Publication number
- JPS5985545A JPS5985545A JP57196536A JP19653682A JPS5985545A JP S5985545 A JPS5985545 A JP S5985545A JP 57196536 A JP57196536 A JP 57196536A JP 19653682 A JP19653682 A JP 19653682A JP S5985545 A JPS5985545 A JP S5985545A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- patch
- contents
- data
- bug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はシステムＲＯＭ内容修正処理方式、特に例工ば
パーソナル・コンピュータのような処理装置で用いられ
るシステムＲＯＭに格納されたシステムのプログラムに
、バグ等があった場合に、簡易な修正手段によってパッ
チできるようにしたシステムＲＯＭ内容修正処理方式に
関するものである。
パーソナル・コンピュータのような処理装置で用いられ
るシステムＲＯＭに格納されたシステムのプログラムに
、バグ等があった場合に、簡易な修正手段によってパッ
チできるようにしたシステムＲＯＭ内容修正処理方式に
関するものである。
（２）背景と問題点
例えば、パーソナル・コンピュータ等においては、ＲＡ
Ｓ Ｉ Ｃインタプリタ等の簡易言語を処理するプログ
ラムをマスクＲＯＭ（リード・オンリ會メモリ）の形態
でファームウェア化しシステム・プログラムとして用い
るようにされている。このＢＡＳＩＣインタグリタの容
量は、例えば２０〜３０ Ｋ Ｂ （キロ・バイト）に
もなり、製造の初期段階ではどうしてもいわ号るバグ（
Ｂｕｇ）と呼ばれるプログラム舎ミスが混入してしまう
ことが多い。製造段階において、種々のルートについて
のデバグが行われ、綿密な検査がなされるが、プログラ
ム規模が大きく、デパグの作業量も膨大となるため、あ
らゆる使用形態や使用状況を想定して検査することは困
難である。従って、一応のデパグが完了した時点で、例
えばマスクＲＯＭとして製品化し、出荷するようにされ
るが、上記バグは必ずしも１００％摘出されているとは
限らず、どうしても出荷時点において、内在してしまう
可能性が大きい。
Ｓ Ｉ Ｃインタプリタ等の簡易言語を処理するプログ
ラムをマスクＲＯＭ（リード・オンリ會メモリ）の形態
でファームウェア化しシステム・プログラムとして用い
るようにされている。このＢＡＳＩＣインタグリタの容
量は、例えば２０〜３０ Ｋ Ｂ （キロ・バイト）に
もなり、製造の初期段階ではどうしてもいわ号るバグ（
Ｂｕｇ）と呼ばれるプログラム舎ミスが混入してしまう
ことが多い。製造段階において、種々のルートについて
のデバグが行われ、綿密な検査がなされるが、プログラ
ム規模が大きく、デパグの作業量も膨大となるため、あ
らゆる使用形態や使用状況を想定して検査することは困
難である。従って、一応のデパグが完了した時点で、例
えばマスクＲＯＭとして製品化し、出荷するようにされ
るが、上記バグは必ずしも１００％摘出されているとは
限らず、どうしても出荷時点において、内在してしまう
可能性が大きい。
従来、実際に製品として使用され、その使用時に先のデ
パグ作業で発見できなかったバグが発見された場合、そ
の修正は極めて困難であった。すなわち、そのバグを修
正して正常に動作できるようにするためには、出荷先か
ら製品を回収し、修ＫＢのマスクＲＯＭを作成しなけれ
ばならず、そのためのイニシャルコストが高くつくだけ
でなく、例えば１力月以上の工数が必要とされ、多くの
費用と労力を要するという問題があった。
パグ作業で発見できなかったバグが発見された場合、そ
の修正は極めて困難であった。すなわち、そのバグを修
正して正常に動作できるようにするためには、出荷先か
ら製品を回収し、修ＫＢのマスクＲＯＭを作成しなけれ
ばならず、そのためのイニシャルコストが高くつくだけ
でなく、例えば１力月以上の工数が必要とされ、多くの
費用と労力を要するという問題があった。
（３） 発明の目的
本発明は上記問題点の解決を図り、バグを含むシステム
のプログラムが格納されたＲＯＭは、そのままの状態に
して簡易にバグの修正ができるようにすることを目的と
している。
のプログラムが格納されたＲＯＭは、そのままの状態に
して簡易にバグの修正ができるようにすることを目的と
している。
（４） 発明の構成
上記目的達成のため、本発明のシステム内容修正処理方
式は、バグの内容をパッチできるような修正手段を予め
システムに組み込んでおくようにされたものである。す
なわち、第１の発明はシステムの予め定められた命令お
よびデータを修正スる処理方式において、上記システム
の命令およびデータが格納されたシステムＲＯＭと、上
記システムＲＯＭの内容が展開されるシステムＲＡＭと
、上記システムＦｔＡＭに展開された上記システムＲＯ
Ｍの内容を修正する情報が格納されたパッチ用ＲＯＭと
をそなえ、当該システムの始動に際しテ上記システムＲ
，ＯＭの内容が上記システムＲＡＭに展開されるよう構
成されるとともに、上記パッチ用ＲＯＭの内容に基づい
て上記システムＲＡＭに展開された上記システムの命令
またはデータがパッチされて修正されるようにしたこと
を特徴としている。
式は、バグの内容をパッチできるような修正手段を予め
システムに組み込んでおくようにされたものである。す
なわち、第１の発明はシステムの予め定められた命令お
よびデータを修正スる処理方式において、上記システム
の命令およびデータが格納されたシステムＲＯＭと、上
記システムＲＯＭの内容が展開されるシステムＲＡＭと
、上記システムＦｔＡＭに展開された上記システムＲＯ
Ｍの内容を修正する情報が格納されたパッチ用ＲＯＭと
をそなえ、当該システムの始動に際しテ上記システムＲ
，ＯＭの内容が上記システムＲＡＭに展開されるよう構
成されるとともに、上記パッチ用ＲＯＭの内容に基づい
て上記システムＲＡＭに展開された上記システムの命令
またはデータがパッチされて修正されるようにしたこと
を特徴としている。
さらに、第２の発明は、システムの予め定められた命令
およびデータを修正する処理方式において、上記システ
ムの命令およびデータが格納されたシステムＲＯＭをそ
なえるとともに、上記システムＲＯＭの内容を修正すべ
き情報が格納されたパッチ用ＲＯＭと、上記システムＲ
ＯＭの内容の修正すべきアドレスを検出して上記パッチ
用ＲＯＭを選択する選択部とを有するパッチＲＯＭカー
ドータが上記パッチ用ＲＯＭの内容に置ぎ換えられてパ
ッチされるようにしたことを特徴としている。
およびデータを修正する処理方式において、上記システ
ムの命令およびデータが格納されたシステムＲＯＭをそ
なえるとともに、上記システムＲＯＭの内容を修正すべ
き情報が格納されたパッチ用ＲＯＭと、上記システムＲ
ＯＭの内容の修正すべきアドレスを検出して上記パッチ
用ＲＯＭを選択する選択部とを有するパッチＲＯＭカー
ドータが上記パッチ用ＲＯＭの内容に置ぎ換えられてパ
ッチされるようにしたことを特徴としている。
以下図面を参照しつつ実施例にもとづいて説明する。
（５）発明の実施例
第１図は本発明の一実施例構成を示す。図中、１はＣＰ
Ｕ、２はシステムＲＡＭ、３はＢＡＳＩＣコード格納域
、４はパッチ用作業域、５はＲＯＭフートローダ、６は
システムＲＯＭ、７はシステムＲＯＭ６の内容であって
、例えばＲＡＳＩＣインタプリタのコード、８はパッチ
用ＲＯＭ、９はパッチ・テーブル、１０はパッチ・プロ
グラム、１１はＩ１０ボートを表わす。
Ｕ、２はシステムＲＡＭ、３はＢＡＳＩＣコード格納域
、４はパッチ用作業域、５はＲＯＭフートローダ、６は
システムＲＯＭ、７はシステムＲＯＭ６の内容であって
、例えばＲＡＳＩＣインタプリタのコード、８はパッチ
用ＲＯＭ、９はパッチ・テーブル、１０はパッチ・プロ
グラム、１１はＩ１０ボートを表わす。
従来、例えばマスクＲＯＭの形態でファームウエア化さ
れたＲＡＳＩＣインタプリタ等のコードは、ＣＰＵＩか
ら直接フェッチされ実行制御するようにされていた。本
発明においては、第１図図示の如＜、ＣＰＵＩが逐次フ
ェッチして実行する命令は、読み書き可能なシステムＲ
ＡＭ２上に電源投入後に展開されることとなる。
れたＲＡＳＩＣインタプリタ等のコードは、ＣＰＵＩか
ら直接フェッチされ実行制御するようにされていた。本
発明においては、第１図図示の如＜、ＣＰＵＩが逐次フ
ェッチして実行する命令は、読み書き可能なシステムＲ
ＡＭ２上に電源投入後に展開されることとなる。
マスクによって１゛き込まれたＢＡＳＩＣコード７が格
納されたシステムＲＯＭ６は、Ｉ１０ボート１１を経由
して読出し可能とされる。このシステムＲ，ＯＭ６の内
容は変更されること（′！、なく、ＢＡＳＩＣコード７
にバグがある場合でも、パッチ用ＲＯＭ８で対処するよ
うにされる。パッチ用ＲＯＭ８は、例えば小容量のＦＲ
ＯＭ、またはＥＦＲＯＭで構成される。パッチ用ＲＯＭ
８Ｖｃは、システムＲＯＭ ６に格納されたＢＡＳＩＣ
コード７にバグがあった場合に、そのバグを取除くため
のパッチなすべきアドレスと、パッチ・データとが対に
なって格納されたパッチ・テーブル９が設定され、−ま
たパッチすべきアドレスにパッチ・データをシステムＲ
ＡＭ２上で書き込む処理を行うパッチ・プログラム１ｏ
が格納される。なお、パッチ・プログラム１ｏについて
は、システムＲＡＭ２上に保持するようにしておいても
よく、またＲＯＭプート・ローダ５内に保持するように
しておいてもよい。
納されたシステムＲＯＭ６は、Ｉ１０ボート１１を経由
して読出し可能とされる。このシステムＲ，ＯＭ６の内
容は変更されること（′！、なく、ＢＡＳＩＣコード７
にバグがある場合でも、パッチ用ＲＯＭ８で対処するよ
うにされる。パッチ用ＲＯＭ８は、例えば小容量のＦＲ
ＯＭ、またはＥＦＲＯＭで構成される。パッチ用ＲＯＭ
８Ｖｃは、システムＲＯＭ ６に格納されたＢＡＳＩＣ
コード７にバグがあった場合に、そのバグを取除くため
のパッチなすべきアドレスと、パッチ・データとが対に
なって格納されたパッチ・テーブル９が設定され、−ま
たパッチすべきアドレスにパッチ・データをシステムＲ
ＡＭ２上で書き込む処理を行うパッチ・プログラム１ｏ
が格納される。なお、パッチ・プログラム１ｏについて
は、システムＲＡＭ２上に保持するようにしておいても
よく、またＲＯＭプート・ローダ５内に保持するように
しておいてもよい。
ＲＯＭプート・ローダ５は、システムＲＯＭ６の内容で
あるＢＡＳＩＣコード７と、パッチ用ＲＯＭ８１１７）
内容であるパッチ・テーブル９およびパッチ・プログラ
ム１０とをシステム：Ｒ，ＡＭＺ上の所定の領域にロー
ドする処理を行うものである。
あるＢＡＳＩＣコード７と、パッチ用ＲＯＭ８１１７）
内容であるパッチ・テーブル９およびパッチ・プログラ
ム１０とをシステム：Ｒ，ＡＭＺ上の所定の領域にロー
ドする処理を行うものである。
システムに電酋が投入されるか、またはシステ”ム・リ
セットされると、最初にＲＯＭプート・ローダ５が起動
される。ＲＯＭプート・ローダ５は、ＣＰＵ１の制御の
もとにまず第１図図示処理■によって、Ｉ１０ボート１
１を経由して、システムＲＯＭ６の内容であるＢＡＳＩ
Ｃコード７を睨み出し、システムＲＡＭＺ上の所定のＢ
ＡＳ Ｉ Ｃコード格納域３に展開する。次に処理■に
ょって、同様にＩ１０ボート１１を経由して、パッチ用
ＲＯＭ８の内容であるパッチ・テーブル９およびパッチ
・プログラム１０を読み出し、システムＲＡＭＺ上のパ
ッチ用作業域４に展開する。その後、処理■によって、
パッチ用作業域４に展開されたパッチ・プログラム１０
に制御を移行し、パッチ・プログラム１０を起動する。
セットされると、最初にＲＯＭプート・ローダ５が起動
される。ＲＯＭプート・ローダ５は、ＣＰＵ１の制御の
もとにまず第１図図示処理■によって、Ｉ１０ボート１
１を経由して、システムＲＯＭ６の内容であるＢＡＳＩ
Ｃコード７を睨み出し、システムＲＡＭＺ上の所定のＢ
ＡＳ Ｉ Ｃコード格納域３に展開する。次に処理■に
ょって、同様にＩ１０ボート１１を経由して、パッチ用
ＲＯＭ８の内容であるパッチ・テーブル９およびパッチ
・プログラム１０を読み出し、システムＲＡＭＺ上のパ
ッチ用作業域４に展開する。その後、処理■によって、
パッチ用作業域４に展開されたパッチ・プログラム１０
に制御を移行し、パッチ・プログラム１０を起動する。
パッチ舎プログラム１０は、まず処理■によって、同じ
くパッチ作業域４に展開されたパッチ・テーブル９を参
照し、パッチすべき箇所があるかどうかを判定する。バ
ッチφテーブル９にパッチすべきデータが登録されてい
るときには、処理■によって、そのパッチ噛アドレスを
得て、ＢＡＳＩＣコード格納域３上のＢＡＳ Ｉ Ｃコ
ード７にパッチ・データを上書きし、パッチする。次に
、また処理■に戻り、パッチ・データがなくなるまで同
様に処理■および処理■を繰返す。すべてのパッチがコ
ード７によるＢＡＳＩＣインタプリタに制御が渡される
。以後、ＢＡＳＩＣ言語の処理が実行可能な状態になる
。
くパッチ作業域４に展開されたパッチ・テーブル９を参
照し、パッチすべき箇所があるかどうかを判定する。バ
ッチφテーブル９にパッチすべきデータが登録されてい
るときには、処理■によって、そのパッチ噛アドレスを
得て、ＢＡＳＩＣコード格納域３上のＢＡＳ Ｉ Ｃコ
ード７にパッチ・データを上書きし、パッチする。次に
、また処理■に戻り、パッチ・データがなくなるまで同
様に処理■および処理■を繰返す。すべてのパッチがコ
ード７によるＢＡＳＩＣインタプリタに制御が渡される
。以後、ＢＡＳＩＣ言語の処理が実行可能な状態になる
。
パッチ用ＲＯＭＢは、上述の如く例えばＦ ＲＯＭまた
はＥＦＲＯＭで構成され、パッチに必要なデータのみを
記憶すればよいので容量も小さくて済み、ＢＡＳＩＣコ
ード７のバグが発見された場合に、容易かつ迅速に対処
できることとなる。
はＥＦＲＯＭで構成され、パッチに必要なデータのみを
記憶すればよいので容量も小さくて済み、ＢＡＳＩＣコ
ード７のバグが発見された場合に、容易かつ迅速に対処
できることとなる。
第２図は、第２の発明の一実ＭＡしｌｌ構成、第３図は
第２の発明の一実施例動作説ａＡ図を示す。
第２の発明の一実施例動作説ａＡ図を示す。
第２図中、２０は例えばＴ３ＡＳＩＣインタプリタのコ
ードが格納されたシステムＩＬＯＭ、２１はシステムＲ
ＯＭ２０の内容をイし正すべき情報が格納されたパッチ
用ＲＯＭ、２２はパッチＲＯＭカー）”、２３はプログ
ラマブル骨ロジックーアレイ（ＰＬ Ａ ）、２４はデ
コーダ、２５はオープン・コレクタ・バッファ、２６は
インバータを表わす。
ードが格納されたシステムＩＬＯＭ、２１はシステムＲ
ＯＭ２０の内容をイし正すべき情報が格納されたパッチ
用ＲＯＭ、２２はパッチＲＯＭカー）”、２３はプログ
ラマブル骨ロジックーアレイ（ＰＬ Ａ ）、２４はデ
コーダ、２５はオープン・コレクタ・バッファ、２６は
インバータを表わす。
システムＲＯＭ２０は、従来同様例えばマスクＲＯＭで
構成され、ＲＡＳＩＣインタプリタのコードが格納され
る。このＴ３に８ｉＣインタプリタを実行スるパーソナ
ル−コンピュータの本体には、パッチ几ＯＭカード２２
が予め装備される領域が設けられる。システムＩｊＯＭ
２０の内容にバグが発見された場合には、そのバグを修
正するためのパッチＲＯＭカード２２が実装され、その
バグをシステムＲＯＭ２０の内容を変更することなく、
後述する如くにして救済するようにされる。
構成され、ＲＡＳＩＣインタプリタのコードが格納され
る。このＴ３に８ｉＣインタプリタを実行スるパーソナ
ル−コンピュータの本体には、パッチ几ＯＭカード２２
が予め装備される領域が設けられる。システムＩｊＯＭ
２０の内容にバグが発見された場合には、そのバグを修
正するためのパッチＲＯＭカード２２が実装され、その
バグをシステムＲＯＭ２０の内容を変更することなく、
後述する如くにして救済するようにされる。
パッチＲＯＭカード２２に設けられるＰＬＡ２３は、ア
ドレス・バスに接続され、アドレス・バスに供給される
アドレス情報が、もしバグの存在スる箇所のアドレスで
あれば、システムＲＯＭ２００チツプを選択する代わり
に、パッチ用ＲＯＭ２１を選択する信号を出力するとと
もに、パッチ° 用ｎ・０Ｍ２１内に予め格納されたパ
ッチすべきデータのパッチ用ＲＯＭ２１内におけるアド
レスＡＯ〜ＡＩ（ｌを出力するようにされる。パッチ用
ＲＯＭ２１はパッチ・データのみを記憶すればよいので
、小容量であってよく、例えば１１ビツトでアドレスが
表わされ、一方、システムＲＯＭ ２０のアドレスは１
６ビツト（Ａｏ、ＡＩ、）で定義されるとすると、ＰＬ
Ａ２３は結局１６ビツトのアドレス情報を、１ビツトの
チップ・イネーブル信号および１１ビツトのパッチ用Ｒ
ＯＭ２１のアドレス情報の計１２ビットに変換して出力
することとなる。すなわペシステムＲＯＭ２０の内容に
バグがあった場合に、そのバグを修正するデータがパッ
チ用ＲＯ，Ｍ２１に設定され、ＰＬＡ２３はシステムＲ
ＯＭ２０の上記バグのある箇所の読み出しがなされると
きには、トッテＡＲＯＭ２１を選択し、システムＲＯＭ
２０のデータではな（パッチ用ＲＯＭ２１の修正された
データがデータ・バスに出力されるようにする。
ドレス・バスに接続され、アドレス・バスに供給される
アドレス情報が、もしバグの存在スる箇所のアドレスで
あれば、システムＲＯＭ２００チツプを選択する代わり
に、パッチ用ＲＯＭ２１を選択する信号を出力するとと
もに、パッチ° 用ｎ・０Ｍ２１内に予め格納されたパ
ッチすべきデータのパッチ用ＲＯＭ２１内におけるアド
レスＡＯ〜ＡＩ（ｌを出力するようにされる。パッチ用
ＲＯＭ２１はパッチ・データのみを記憶すればよいので
、小容量であってよく、例えば１１ビツトでアドレスが
表わされ、一方、システムＲＯＭ ２０のアドレスは１
６ビツト（Ａｏ、ＡＩ、）で定義されるとすると、ＰＬ
Ａ２３は結局１６ビツトのアドレス情報を、１ビツトの
チップ・イネーブル信号および１１ビツトのパッチ用Ｒ
ＯＭ２１のアドレス情報の計１２ビットに変換して出力
することとなる。すなわペシステムＲＯＭ２０の内容に
バグがあった場合に、そのバグを修正するデータがパッ
チ用ＲＯ，Ｍ２１に設定され、ＰＬＡ２３はシステムＲ
ＯＭ２０の上記バグのある箇所の読み出しがなされると
きには、トッテＡＲＯＭ２１を選択し、システムＲＯＭ
２０のデータではな（パッチ用ＲＯＭ２１の修正された
データがデータ・バスに出力されるようにする。
第３図において、例えばシステムＩ−ｔ ＯＭ ２０の
１０００番地に格納されたデータｒ００００１１１１Ｊ
が誤りであったとする。正しいデータがｒｌｌｌｌ。
１０００番地に格納されたデータｒ００００１１１１Ｊ
が誤りであったとする。正しいデータがｒｌｌｌｌ。
０００Ｊであるとすると、この正しいデータをパッチ用
ＲＯＭ２１の適当な番地、例えばＩＡＯ番地にＦ ＲＯ
Ｍライターｃ３書き込むようにする。また、ＰＬＡ２３
には１０００番地のアドレスが供給された場合に、ＩＡ
Ｏ番地のアドレス情報を出力す必 ると共に、チップ・イネーブル信号に用いら八る信積載
されたパッチＲＯＭカード２２を実装することによって
、ＣＰＵからの１０００番地へのアクセスがあると次の
ように処理される。ＰＬＡ２３はアドレス・バスから１
０００番地のアドレス情報を受けとると、それを検出し
、システムＲＯＭ２０を選択する代わりに、パッチ用Ｒ
ＯＭ２１を選択するチップ・イネーブル信号を出力する
。また、ＩＡＯ番地を示すアドレス情報を出力する。
ＲＯＭ２１の適当な番地、例えばＩＡＯ番地にＦ ＲＯ
Ｍライターｃ３書き込むようにする。また、ＰＬＡ２３
には１０００番地のアドレスが供給された場合に、ＩＡ
Ｏ番地のアドレス情報を出力す必 ると共に、チップ・イネーブル信号に用いら八る信積載
されたパッチＲＯＭカード２２を実装することによって
、ＣＰＵからの１０００番地へのアクセスがあると次の
ように処理される。ＰＬＡ２３はアドレス・バスから１
０００番地のアドレス情報を受けとると、それを検出し
、システムＲＯＭ２０を選択する代わりに、パッチ用Ｒ
ＯＭ２１を選択するチップ・イネーブル信号を出力する
。また、ＩＡＯ番地を示すアドレス情報を出力する。
このアドレス情報は、パッチ用ＲＯＭ２１のアドレス・
ビンん〜ＡＩＯに入力され、）くツチ用ＲＯＭ２１のＣ
Ｅ端子もオンとなることから、ノくツチ用ＲＡＭ２１の
ＩＡＯ番地にあるデータｒｌｌｌｌｏｏｏＯＪ が読
み出され、データ・バス式〜Ｄ２に正しいデータが出力
されることとなる。このとき、システムＲＯＭ２０のＣ
Ｅ端子はオフとなることから、１０００番地のデータｒ
ｏ０００１１１１Ｊは無視されることになる。
ビンん〜ＡＩＯに入力され、）くツチ用ＲＯＭ２１のＣ
Ｅ端子もオンとなることから、ノくツチ用ＲＡＭ２１の
ＩＡＯ番地にあるデータｒｌｌｌｌｏｏｏＯＪ が読
み出され、データ・バス式〜Ｄ２に正しいデータが出力
されることとなる。このとき、システムＲＯＭ２０のＣ
Ｅ端子はオフとなることから、１０００番地のデータｒ
ｏ０００１１１１Ｊは無視されることになる。
バグに関係のないシステム）’ＬＯＭ２０のデータは、
従来通りシステムＲＯＭ２０．から読み出さ札バッチ用
ＲＯＭ２１のＣＥ端子はオフ状態とされることから、パ
ッチ用ＲＯＭ２１の内容は読み出されない。
従来通りシステムＲＯＭ２０．から読み出さ札バッチ用
ＲＯＭ２１のＣＥ端子はオフ状態とされることから、パ
ッチ用ＲＯＭ２１の内容は読み出されない。
この第２の発明の場合にも、パッチ用ｉ（、ＯＭ２１お
よびＰＬＡ２３からなるパッチＲＯＭカード２２は、バ
グに関連１−だ箇所についてだけ手当てすればよいので
、容易に製造することができ、簡易・迅速にシステムＲ
ＯＭ２０の内容の誤りを救済することができる。
よびＰＬＡ２３からなるパッチＲＯＭカード２２は、バ
グに関連１−だ箇所についてだけ手当てすればよいので
、容易に製造することができ、簡易・迅速にシステムＲ
ＯＭ２０の内容の誤りを救済することができる。
また、バグに限らず、例えばユーザがＩ１０取扱いプロ
グラム部分を自分自身のシステムに合わせて変更したい
ような場合にも、上記パッチＲＯＭカード２２を利用す
ることによって、実質的にマスクＲＯＭの内容を変更し
た使用が可能となる。
グラム部分を自分自身のシステムに合わせて変更したい
ような場合にも、上記パッチＲＯＭカード２２を利用す
ることによって、実質的にマスクＲＯＭの内容を変更し
た使用が可能となる。
データの変換は自動的になされるので、ソフトウェアで
は変更箇所を予め何ら意識する必要はない。
は変更箇所を予め何ら意識する必要はない。
（６）発明の詳細
な説明した如く本発明によれば、例えばマスクＲＯＭに
格納されたプログラムに、後にノくグが発見された場合
であっても、そのマスクＲＯＭの内容を変更することな
く、簡易・迅速にそのバグを救済することが可能となる
。
格納されたプログラムに、後にノくグが発見された場合
であっても、そのマスクＲＯＭの内容を変更することな
く、簡易・迅速にそのバグを救済することが可能となる
。
第１図は本発明の一実施例構成、第２図は第２の発明の
一実施例構成、第３図は第２の発明の一実施例動作説明
図を示す。 図中、１はＣＰＵ、２はシステムＲＡＭ、６はシステム
ＲＯＭ、８はバッチ用ＲＯＭ、２０はシステムＩ−ＬＯ
Ｍ、２１はパッチ用ＲＯＭ、２２はノ（ッチＩｔ ＯＭ
カード、２３はＰＬＡを表わす。 （外１名） 手続補正書（自発） 昭和５８年１０月２４．中 特許庁長官若 杉 和 夫 殿 １、事件の表示 昭和５７年特許願第１９６５３６号２
、発明の名称 システムＲＯＭ内容修正処理方式３、補
正をする者 事件との関係 特許出願人 住 所 神奈川県用崎市中原区上小田中１０１５番地氏
名 （５２２） 富士通株式会社代表者山 本 卓
眞（外１名） ４、代理人 （外１名） ５、補正により増加する発明の数 なし補 正 の
内 容 （１）「特許法第３８条ただし書の規定による特許出願
」および［特許請求の範凹に記載された発明の数勾を追
加する。 以上
一実施例構成、第３図は第２の発明の一実施例動作説明
図を示す。 図中、１はＣＰＵ、２はシステムＲＡＭ、６はシステム
ＲＯＭ、８はバッチ用ＲＯＭ、２０はシステムＩ−ＬＯ
Ｍ、２１はパッチ用ＲＯＭ、２２はノ（ッチＩｔ ＯＭ
カード、２３はＰＬＡを表わす。 （外１名） 手続補正書（自発） 昭和５８年１０月２４．中 特許庁長官若 杉 和 夫 殿 １、事件の表示 昭和５７年特許願第１９６５３６号２
、発明の名称 システムＲＯＭ内容修正処理方式３、補
正をする者 事件との関係 特許出願人 住 所 神奈川県用崎市中原区上小田中１０１５番地氏
名 （５２２） 富士通株式会社代表者山 本 卓
眞（外１名） ４、代理人 （外１名） ５、補正により増加する発明の数 なし補 正 の
内 容 （１）「特許法第３８条ただし書の規定による特許出願
」および［特許請求の範凹に記載された発明の数勾を追
加する。 以上
Claims (2)
- （１） システムの予め定められた命令およびデータ
を修正する処理方式において、上記システムの命令およ
びデータが格納されたシステムＲＯＭと、上記システム
ＲＯＭの内容が展開されるシステムＲＡ、 Ｍと、上ｄ
己システムＲＡＭに展開された上記システムＲＯＭの内
容を修正する清報が格納されたパッチ用１（、ＯＭとを
そなえ、当該システムの起動に際して上記システムＩ’
ＬＯＭの内容が上記システムＲＡＭに展開されるよう構
成されるとともに、上記パッチ用ＲＯＭの内容に基づい
て上記システムＲＡ Ｍに展開された上記システムの命
令またはデータがパッチされて修正されるようにしたこ
とを特徴とするシステムＲＯＭ内容修正処理方式。 - （２） システムの予め定められた命令およびデータ
を修正する処理方式において、上記システムの命令およ
びデータが格納されたシステムＲＯＭをそなえるととも
に、上記システムＲＯＭの内容を修正すべき情報が格納
されたパッチ用ＲＯＭと、上記システムＲＯＭの内容の
修正すべきアドレスを検出して上記パッチ用ＲＯＭを選
択する選択部て上記システムの命令またはデータが上記
パッチ用ＲＯＭの内容に置き換えられてパッチされるよ
うにしたことを特徴とするシステムＲＯＭ内容修正処理
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57196536A JPS5985545A (ja) | 1982-11-09 | 1982-11-09 | システムｒｏｍ内容修正処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57196536A JPS5985545A (ja) | 1982-11-09 | 1982-11-09 | システムｒｏｍ内容修正処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5985545A true JPS5985545A (ja) | 1984-05-17 |
Family
ID=16359369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57196536A Pending JPS5985545A (ja) | 1982-11-09 | 1982-11-09 | システムｒｏｍ内容修正処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5985545A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126154A (ja) * | 1984-07-16 | 1986-02-05 | Matsushita Electric Ind Co Ltd | リ−ドオンリメモリの等価的内容追加修正装置 |
| JPS61236098A (ja) * | 1985-04-10 | 1986-10-21 | Nec Corp | Ｒｏｍプログラム制御装置 |
| JPS62226229A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | プログラム実行方式 |
| JPS6419598A (en) * | 1987-07-14 | 1989-01-23 | Nec Corp | Read-only memory for correcting information |
| JPH01305427A (ja) * | 1988-06-02 | 1989-12-08 | Fujitsu Ltd | Ｒｏｍカード制御方式 |
| JPH02171925A (ja) * | 1988-12-26 | 1990-07-03 | Canon Inc | 電子機器 |
| US5212693A (en) * | 1990-08-02 | 1993-05-18 | Ibm Corporation | Small programmable array to the on-chip control store for microcode correction |
| US5859396A (en) * | 1996-09-26 | 1999-01-12 | Niles Parts Co., Ltd. | Combination switch structure for vehicles |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52153633A (en) * | 1976-06-16 | 1977-12-20 | Toshiba Corp | Memory correcting system |
| JPS5373049A (en) * | 1976-12-13 | 1978-06-29 | Nec Corp | Information processing unit |
| JPS5451743A (en) * | 1977-10-01 | 1979-04-23 | Hitachi Ltd | Program correction system |
| JPS5478038A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Memory unit |
| JPS551607A (en) * | 1978-06-16 | 1980-01-08 | Nec Corp | Read data correction system of mask read-only memory |
| JPS5779553A (en) * | 1980-11-05 | 1982-05-18 | Fujitsu Ltd | Modification system for program stored in mask rom |
-
1982
- 1982-11-09 JP JP57196536A patent/JPS5985545A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52153633A (en) * | 1976-06-16 | 1977-12-20 | Toshiba Corp | Memory correcting system |
| JPS5373049A (en) * | 1976-12-13 | 1978-06-29 | Nec Corp | Information processing unit |
| JPS5451743A (en) * | 1977-10-01 | 1979-04-23 | Hitachi Ltd | Program correction system |
| JPS5478038A (en) * | 1977-12-05 | 1979-06-21 | Hitachi Ltd | Memory unit |
| JPS551607A (en) * | 1978-06-16 | 1980-01-08 | Nec Corp | Read data correction system of mask read-only memory |
| JPS5779553A (en) * | 1980-11-05 | 1982-05-18 | Fujitsu Ltd | Modification system for program stored in mask rom |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126154A (ja) * | 1984-07-16 | 1986-02-05 | Matsushita Electric Ind Co Ltd | リ−ドオンリメモリの等価的内容追加修正装置 |
| JPS61236098A (ja) * | 1985-04-10 | 1986-10-21 | Nec Corp | Ｒｏｍプログラム制御装置 |
| JPS62226229A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | プログラム実行方式 |
| JPS6419598A (en) * | 1987-07-14 | 1989-01-23 | Nec Corp | Read-only memory for correcting information |
| JPH01305427A (ja) * | 1988-06-02 | 1989-12-08 | Fujitsu Ltd | Ｒｏｍカード制御方式 |
| JPH02171925A (ja) * | 1988-12-26 | 1990-07-03 | Canon Inc | 電子機器 |
| US5212693A (en) * | 1990-08-02 | 1993-05-18 | Ibm Corporation | Small programmable array to the on-chip control store for microcode correction |
| US5859396A (en) * | 1996-09-26 | 1999-01-12 | Niles Parts Co., Ltd. | Combination switch structure for vehicles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831517A (en) | Branch and return on address instruction and methods and apparatus for implementing same in a digital data processing system | |
| US6546517B1 (en) | Semiconductor memory | |
| WO2005073850A1 (ja) | 半導体装置及びその起動処理方法 | |
| JP2000105694A (ja) | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 | |
| US8555050B2 (en) | Apparatus and method thereof for reliable booting from NAND flash memory | |
| JPH08263282A (ja) | Ｒｏｍプログラム処理装置のための分岐制御システム | |
| JPS5985545A (ja) | システムｒｏｍ内容修正処理方式 | |
| JPH06275084A (ja) | 不揮発性半導体記憶装置及びそれを用いたデータ処理装置 | |
| JP2001117766A (ja) | マスクｒｏｍのパッチ機能を備えた情報処理装置 | |
| US20010052114A1 (en) | Data processing apparatus | |
| US20200135290A1 (en) | Testing read-only memory using memory built-in self-test controller | |
| JPH09319615A (ja) | カーネルデバッガにおけるソフトウェアブレークポイント管理方式 | |
| JPH03103924A (ja) | データ処理装置 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPS6126154A (ja) | リ−ドオンリメモリの等価的内容追加修正装置 | |
| JP2000112826A (ja) | 不揮発性メモリのデータ保護装置 | |
| JPH0540637A (ja) | 基本入出力システムのロード方式 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPS5846442A (ja) | プログラマブル・コントロ−ラ | |
| JPS62285141A (ja) | Ｃｐｕシステムにおけるｒｏｍ未実装試験方法 | |
| JPH0424836A (ja) | マイクロプロセッサ | |
| JPH0423134A (ja) | プログラムロード方式 | |
| JPS59153247A (ja) | デバツグ装置 | |
| JPS60126732A (ja) | インサートパッチ処理方法 | |
| JPH04324529A (ja) | プログラム修正管理システム |