JPS5985963A - 被測定パルス信号列のパルス周波数に比例した数値を発生させる方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、測定したパルス信号列のノｆルスの周波数に
比例した数値を発生させる方法および装置に関する。

一般に、回転速度は、ノ千ルス信号列を発生するパルス
発生器によって測定できるもので、この信号の周波数は
この回転速度に比例する。速度の正確な記録は、パルス
からパルスの周期を測定することによって得られる。こ
の目的の為、このパルスーノヤルス周期中に発振器のク
ロックパルスを計数する。この場合、この発振器から一
定周波数のパルス列を供給するようになっている。これ
ら計数値に基いて回転速度・を計算する場合には、逆数
値を得る必要がある。

速度を決定する方法には種々の既知なものがある。例え
ば、パルスコンバータの計測したパルスは、クロックパ
ルスの数がプリセット時間間に相当するようになるまで
、クロックパルスの計数動作を開始するように作用する
方−法がある。この計数動作は、計測したノ４ルスの規
定数の次のノヤルスが発生するまで継続されるようにな
る。所望の速度を、計測したパルスの！リセット数に対
する計測したクロックパルスの総数の比率によって決定
できるようになる。この方法が、ドイツ公告特許明細書
第３００８８７６号に開示されている。この既知な方法
によれば、速度の決定は割算のみによって実現できる。

また、場合によっては、極めて正確に速度を検知する必
要が生じる。このようにする場合、結果は数桁で計算さ
れるようになる。これらの計算を比較的短かい時間のみ
で分解することができるが、はう大な回路構成が必要と
なる。しかし、比較的値かな費用で回路を構成した場合
には、個々の桁のシーケンス処理のために長い計算期間
が必要となる。

この計算周期は速度を検知するパルス発生器の２つの隣
接するノ９ルス間のインタニパルによってよく規定され
るものである。この速度が大きな範囲で変化するとこの
計算操作にこれとは別に長い周期が利用されるようにな
る。極めて大きな範囲で速度が変化するものに例えば車
輌の車輪がある。スベリ止め制御装置を内蔵した車輌で
は、回転速度はセンサを装着した車輪によりてモニタさ
れている。ブレーキを掛けた時に、車輪がロックアツプ
するのを防止する既知装置ではドライブシャフトに設け
たセンサをノ４ルス形成回路を経て入力回路に接続し、
この後者の回路をマイクルプロセッサのパスに連結して
いる。更に、メモリおよびカウンタをパスに接続してい
る。このパスには、データノ々ス、アドレスバスおよび
コントロールパスカ設ケラしている。このセンサの２つ
の隣接する／４’ルスの間で、クロック発生器のクロッ
クパルスをカウンタで加算する。数ノ蓼ルス期間中に生
じる計数値の比率を一連のレジスタ中に記憶する。これ
からこの値は速度計算用にマイクロプロセッサに・よっ
て呼び出される。センサの各ノ４ルスと共に割込み信号
がこのマイクロプロセッサから命令される。この割込み
によって、所望の計算期間がノ々ルス周期より短かい場
合に速度計算が開始される。しかし、このノ９ルス周期
が計算期間に用いられる予め決められた期間より短かい
場合に、この割込み信号は、計算動作が完了するまで連
載することによって不作動状態となる。

この後者の割込み信号のみによって新たな速度の計算が
行なわれるようになる（英国特許出願第２，０５２，９
０１号）。

本発明の目的は、上述したタイプのパルスの周波数に比
例した数値を発生させる方法を提供するものであり、全
測定範囲に亘って高い精度で測定でき、小サイズのデー
タフォーマットに基いた値を形成できると共に、この値
を短時間で得られるような方法を提供するものである。

本発明によれば、不可変的に予め決められた基準時間イ
ンターバルにおいて、測定したパルス周期の数を各場合
において周波数に対する近似値として測定すると共に、
補正値をこの近似値に加算し、この補正値をメモリ中に
アドレス付きのテーブル値として含ませ、このアドレス
を継続する基準時間インターバルで測定した持続期間と
このインターバル中でそれぞれ最後に測定した・ぐルス
の持続期間の差から得て、更にこのテーブル値を基準時
間インターバルの合計の反復値およびこの差に比例させ
たことを特徴とするものである。

この方法によれば、これら周波数の値に対して極めて大
きなメモリ容量を必要とせずに、周期的値の大きな範囲
を記録することができる。

全体の周波数範囲に適合させるデータフォーマットに、
読取り周波数を割当てるためには僅かな計算を行なう必
要がある。従って、周波数値を短時間で得られるように
なる。

本発明の一実施例によれば、一定周波数のクロックツ臂
ルスを加算することによりて、各ケーＸにおいて基準時
間インターバルにおける最後に測定したパルスまでの予
め決められた互いに等しく長い基準時間インターバル間
の計数値を得て、この計数値をバッファストアに記憶さ
せ、各測定パルスの後で、測定されたノ、ｆルス１期間
は基準時間インターバルより大きいかまたは小さいかを
チェックし、この測定したパルスインターバルが小さい
場合にはく最後の１個のバッファ記憶した計数値を最後
の１個から減算し、これら計数値間の差をアドレスとし
て測定したノやルス計数値に応じてメモリ中に供給し、
この計数値を基準時間インターバル毎に測定したｔ４ル
スを加算することによって得るようにし、この差の値を
テーブル値の割当てたクラスに適合させ、このメモリに
テーブルを記憶させ、このテーブル内に、記憶した周期
的値に相当する各アドレスの下で少なくとも１個の数字
を存在させ、この数字には、その分子中に定数を含みそ
の分母中に基準時間インターバルの合計および計数値間
の差を含み、メモリ出力側の値を測定した／４’ルス計
数値および前記クラスに適合する数値によって掛算を行
なうと共に、測定したノ９ルス計数値に加算し、前記基
準時間インターバルが小さい場合に、このインターバル
中に最後に１つ測定したノ４ルスで発生した計数値を、
この測定したパルスの前の各々最後の基準時間インター
バル中に発生した計数値から減算すると共に、基準時間
インターバルの数に応じ、隣接の測定パルス間に発生し
た被測定・臂ルスを用いず、更にこの被測定／４ルスな
しで基準時間インターバルの前述の数字によって割算を
した後で、もう１つのメモリにアドレスとして供給し、
このもう１つのメモリにおいて、もう１つのテーブルを
記憶し、このテーブルに周期的な値に相当する各アドレ
スの下で数字を記憶し、この数字には、それの分子には
定数が含まれ、分母には基準時間インターバルの合計お
よび被測定パルスなしで、計数値間の差と基準時間イン
ターバル駿 の数との商が含まれており、このもう′１つのメモリの
出力値を被測定／４’ルスなしで基準時間イ。

ンターバルの数によって割算したことを特徴とするもの
である。

この方法によれば、ノ臂ルス信号列の処理が行なえ、こ
の信号周期は基準時間イン・クー・９ルより短かいもの
であり、更に、これより長いものでもある。短かいノ４
ルス周期の場合には、周波数に比例した値を発生させる
のに必要な時間は、はんの僅かなもので良い。長いノル
ス周期において周波数に比例した値を発生させるために
は、上述の時間より幾分長い時間が必要となる。しかし
乍ら、この長いノ４ルス周期の場合には、いずれにして
も周波数に比例した値を発生させるために更に時間が得
られるようになる。

この方法による他の利点としては、ノ平ルス周期の極め
て広い範囲および／４’４’ルス数のそれぞれを処理で
きる点である。この周波数に比例した値は、それぞれの
基準時間インターバルの終期のすぐ後で短かい／ＩＰル
ス期間および高周波においても自由に得られるものであ
ると共に、更に処理することができ、これによって例え
ば車輌速度および車輪速度との間のスリップを決定でき
る利点がある。

また本発明によれば、この方法を実施する装置は、前述
の請求の範囲第９項の記載を特徴とするものである◎こ
の装置によれば、測定したノ母ルスおよびクロックツ母
ルスに基いた短かい時間に、２つの継続して測定された
パルスの周波数に対応する値を発生するようになる。

本発明装置の好適実施例によれば、クロック発生器のク
ロックパルスによって作ＩＪ　スる第１カウンタのデー
タ入力端子をマイクロコンピュータのデータバスに接続
し、このカウンタのキャリーオーバー出力をリセット入
力端子に帰還させると共に、このデータ・々スに接続さ
せ、測定した・ぐルスが供給された計数用レジスタを設
け、このマイクロプロセッサのインターラグト入力を上
述の測定した・千ルスによって作動させ、更に、メモリ
の入力端子をこのアドレスバスに接続すると共に、これ
の出力端子をマ・イク四コンビーータのデータバスに接
続させたことを特徴とするものである。

マイクロコンピュータを使用する場合、この構成によっ
て異った測定動作を迅速に且つ、簡単な方法で実行でき
る利点がある。長時間の計算によって周波数値を決定す
る必要が女いので、この周波数値の決定には例えマイク
ロコンピュータがシーケンスモードで作動しても余り時
間を費さない。このマイクロコンピュータによって、例
えば車輪のスリップなどの別の値を計算するに当り、得
られた周波数値を迅速に処理できる効果がある。

数字の値をメモリに８　ｂｉｔバイトで記憶させること
が望ましい。８　ｂｉｔのデータフォーマットは多くの
実用例に対して十分に精度を有している。従って、大き
な周波数範囲に必要なメモリ容量は比較的小さなもので
済む利点がある。

このメモリをプログラムされたＲＯＭメモリとすること
が望ましい。この場合、妨害に対して大きな信頼性が確
立される◎ また、一実施例によれば、数字的値のデータサイズは１
６ビツトである。

被測定・やルスカウンタを・ぞルス形成段を経て車輪の
回転に作動し得るパルス発生器に接続する・製造コスト
が低く、かなりの正確度が得られ、更に広い速度範囲を
処理出来るので、本発明の装置を用いて自動車における
車輪速度の決定に利用できる。

測定したパルスの周波数に比例した数字的値を発生する
ためのこのような回路を半導体チップに集積化させるこ
とが可能である。このような構成の空間占有率は極めて
低いものである。

その他に、妨害に対して反応しにくくなっている特徴が
ある。

以下図面を参照し乍ら本発明を詳述する。

被測定・！ルス信号列の測定ノ臂ルスの周波数に比例し
た数値を発生する回路構成には、クロック発生器１が設
けられており、これによって一定周波数のクロックパル
スが発生される。第１カウンタ２の計数入力をこのクロ
ッ゛クパルス発止器１に接続する。このプリセットカウ
ンタ２の伝送出力をリセット入力に帰還させる。この第
１カウンタ２の並列出力をメモリの入力に接続し、これ
らのものすべてを以下の明細書において第１クロツクパ
ルス計数値メモ°ν３として称呼するものとする。バッ
ファメモリとして使用するこれらクロックパルス計数値
メモリ３を遅延フリツプフロツプとして構成でき、この
遅延入力をカウンタ２の出力に接続する。

パルス発生器（詳述せず）Ｋよって車輌の車輪の回転速
度を監視するセンサ４によって回転速度に比例した信号
をパルス形成器５に供給し、このノｅルス形成器５によ
ってピークパルスヲ発生するようにする。このパルス形
成器５の出力を第２カウンタ６の計数入力に接続すると
共に、クロックツ母ルス計数値メモリ３のクロック入力
にも接続する。この第２カウンタ６を以下、被測定ノ母
ルスカウンタと称するものとする。このＭ　ＩＩＪ　定
ノ’ルスカウンタ６の並列出力を第１の被測定パルス計
数値メモリ７０入力に供給し、このメモリ７には一連の
遅延フリツプフロツプが設けられてお９、このフリップ
フロッグの数はカウンタ６の出力の数に対応するもので
ある。

このカウンタ出力をこれらフリップフロップの遅延入力
に供給し、これのクロック入力を時間遅延回路８を経て
カウンタ２の伝送出力に接続する。このカウンタ２の伝
送出力を第２の時間遅延回路９を経て被測定パルスカウ
ンタ６のリセット入力に接続する。第１の被測定ノヤル
ス計数値メモリ７の遅延７リツプ７０ッグの並列出力を
第２の被測定ノ臂ルス計数値メモＩＪ　Ｊ　Ｏの遅延フ
リラグフロップの入力に接続する。この第２の被測定／
ＩＰルス計数値メモリ１０の遅延フリップフロッグのク
ロック入力を第１カウンタ２の伝送出力と直結させる。

第１の被測定ノマルス計数値メモリ７の出力をコンノ９
レータ１１に接続し、第２の被測定／４’ルス計数値メ
モリ１０の出力をコンノ９レータ１２に接続する。これ
らコンノぐレータ１２，１１によって、被測定７４に７
゜計数値メモＩＪ　７　、１０の内容、即ち値ゼロとな
りているかどうかを調べる。第１クロツクツ臂ル。

ス計数値メモリ３の遅延７リツゾ７０ツグの並列出力を
第２のクロックツ臂ルス計数値メモリ１３の遅延フリッ
プフロップの遅延入力に接続し、これの遅延７リツプフ
ロツゾ出力を第３のクロックツ９ルス計数値メモリ１４
の遅延フリツプフロッゾ入力に接続する一方、減算器１
５０入力に接続する。第３のクロックツ９ルス計数値メ
モリ１４の遅延フリ多プフロツゾ出力を減算器１５０減
算入力に接続する。

これらコンパレータ１１，１２の出力に論理スイッチ回
路１６を接続し、このスイッチ回路には３つの出力１７
．１ｇ、および１９が設けられている。この出力１７を
第３のクロックツ臂ルス計数値メモリ１４のクロック入
力および第３カウンタ２０のリセット入力に接続する。

このカウンタ出力を出力１８に接続し、この出力１８を
更に時間遅延回路２１を経て第２クロツクツ＋ｙス計数
値メモリ１３の遅延７リツゾ７０ツグのクロック入力に
接続するＯ前述の出力１９を第２りＩｆｆ、クツ臂Ａス
計数値メモ１ノ１３のリセット入力に接続する。減算器
１５の並列出力を切換スイッチ２２の各々を経てフォー
マットコンバータ２３に接続−ｔ−ル一方、７オーマツ
トフンパータ２４にも接続する。このフォーマットコン
バータ２３の出力をメモリ２５用のアドレス回路に接続
し、このメモリ２５ではテーブルが記憶されており、こ
のテーブルの構造については後述する。フォーマットコ
ンノ々−タ２４の出力をもう一つのメモリ２６のアドレ
ス回路に接続し、このメモリ２６中に、第２のテーブル
を記憶し、このテーブルについ、ても後述する。

第１の被測定パルス計数値メモリ７の出力をスイッチ２
７を経てフォーマットコンノ々−タ２３の制御入力、テ
ーブルセレクタ２８（これによってメモリ２５０個々の
テーブル値を選択できる）、マルチグライヤ２９の入力
、第３のフォーマ、トコンパータ３００Å力および加算
器３１の入力に接続する。マルチグラ′イヤ２９をメモ
リ２５の出力に接続する。フォーマ、ト。

コンバータ３０をマルチプライヤ２９の出力に接続する
と共に、加算器３１の第２人力に接続し、これの出力を
周波数値を受信するメモリ３２に接続する。このメモリ
３２の・入力を更にディバイダ３３の出力に接続し、こ
れの入力の各々をメモリ２６の出力に接続すると共に第
３カウンタ２０の出力に接続する。第３カウンタ２０の
出力によっ′て第２フオーマツトコンバータ２４の第２
人力°および第３コンバータ３４の入力を制御する。こ
の出力によってスイッチ２２．２７の位置が規定される
ようになる。

一定持続期間の基準時間インターバルは、カウンタ２に
よって予め決定できる。この持続期間はカウンタ２のノ
リセット値に依存するものである。このカウンタ２によ
って、プリセット値までの一定周波数で到来するクロッ
クツ４ルスを加算すると共に、キャリーオーバ信号によ
って一定ゼロ値にリセットする。続いて、これらクロッ
クパルスを再び計数値まで加算する。この基準時間イン
ターバルを時間期間として考えることもでき、これを以
下においてＴＦ″と表示する。

センサ４から、ノ４ルス形成器５でｔ４ルスに変換され
る信号が発生されると、゛第１メモリ２の計数比を、第
１クロツクパルス計数値メモリ３へ伝送するようになる
。このノ４ルス形成器５の出力における各パルスと共に
、被測定パルスカウンタ２の内容を１単位だけ増大する
ようになる。第１カウンタ２にキャリーオーバ信号が表
われると、第１被計測パルス計数値メモリ７の内容を、
第２被計測パルス計数値メモ、す１　ｏへ供給す゛る。

時間遅延回路８に依存する短かい時・間遅延の後で、被
測定パルスカウンタ６の内容を第１被測定パルス計数値
メそり１中に伝送する。この後で、被計測パルスカウン
タ６を時間遅延回路９の作動によって一定ゼロ値にリセ
ットシ、この時間遅延は、時間遅延回路８．のものより
僅か長いものである。カウンタ２のキャリーオーバ出力
を同様にｃＩゾ、クスイッチ回路１６に接続する。キャ
リーオーバ信号し依存して、ダート回路７０は信号を出
力１１．１８および１９へ送信するように作用する。被
測定・臂ルス計数値メモリ７および１０の内容を以下に
おいてｚ　Ｗ　ＪおよびｚＷｌとして規定するようにす
る。

仁れらＺＷＩおよびｚＷｌの内容を、コン／４ル−ク１
１．１２でゼロであるかどうかをチェックする。先ず最
初に、これら内容の両方（ＺＷＩ　、ｚＷｌ　）がゼロ
である場合を考えると、このゼロとは、数個の測定した
パルスが２つの継続する基準時間インターバルＴＦ内に
現われることを意味する。これらコンパレータ１１゜１
２によってｚＷｌおよび２ｗ２の値がゼロ以外の値であ
ることを検知した時には、カウンタ２のキャリーオーｉ
４−信号によって出力端子１７にパルスを発生するよう
になる。これにより、第２のクロックパルス計数値メモ
リ１３の内容を第３のクロックパルス計数値メモリ１４
へ転送するようになる。これと同時に、カウンタ２０を
プリセット値にリセットする。このグ°リセット値は１
番である。次に、時間遅延回路２１によって決まる遅延
時間後、出力１８におけるパルスによって上述′の第１
メモリ３の内容を第２メモリ１３へ転送するようになる
。ここで第２および第３メモリ１３．１４の内容を以下
においてはＺｌｌおよびＺｌｌとして記述する。

この結果として、これらメモリ３，７．１０゜１３およ
び１４の内の１つへ値を転送することは、現在のメモリ
内容を転送された値によって差し替えるようになる。メ
モリ内容ＺＷ２゜ＺｌｌおよびＺｌｌに応じて測定した
パルスの持続期間’ｒｐおよび基準時間インターバルＴ
、は以・下の式より得られるものである。

ここでに＝一定である。

測定したＡ？クラス周波数ｆはこれの反復、値である。

即ち、周波数ｆはメモリ内容ＺＷ２に比例するものであ
る。上述の構成によれば、各ケースにおいて、周波数値
にそれぞれ割当てた周波数−比例近似値ｚＷ２、補正ま
たはテーブル値が加えられ、この補正値はメモリ２５中
に含まれている。このテーブルの入力値が差の値ＺＷＩ
Ｉ−ＺＷＩ２から得られる。このテーブル入力値、即ち
メモリ２５のアドレスが小さなアドレスフォーマットを
有する場合に、特に利益がある。このことは（小さなア
ドレスフォーマットを有すること）、以下の相互関係式
によって周波数ｆがこの関係式（２）において、一定値
に１はＫの反復値であり、一定値に２およびもう一つの
一定値には周期または周波数の単位の選択によるもので
ある。メモリ２５のテーブルに差の値ＺＷＩ　１−ＺＷ
１２に相当する値： が記憶される。

値に２・ＺＷ２は第１の近似値ですでに周波数値として
表示されている。従って、値：は、Ｋ２・ＺＷ２に対す
る補正値のみである。

Ｋ２・ＺＷ２が周波数の値ｆによシ正確に近似すればす
る程この補正値をよシ近さくすること・ができる。しか
し、このことは、この補正値に対して小さいアドレスお
よびデータフォーマットのみが必要であることを意味す
るものである。

このことから、メモリ容量の節約が必要となる。

一方、基準時間インターバルＴ、を例えば４．０ｍ５（
ミリ秒）とすることができる。監視すべき速度範囲は、
例えば約５〜２８０　ｋＶ／ｈ−ｉでとなる。

２８０　ｋｍ／ｈにおいて、この周波数は６，６００Ｈ
ｚとなる。メモリ２５中のデータを数種類のクラスに分
解できる。これらのクラスは例えば５〜２０　ｋｍ／ｈ
　、　１０〜４０ｋｍ／ｈ、３０〜８０　ｋｍ／ｈ　。

７０〜１６０　ｋｍ／ｈおよび１５０〜２８０ｋｍ／ｈ
の速度範囲とすることができる。補正値はすべてのクラ
スに対して同一フォーマット好適には８ｂｉｔを有する
ものである。

また、周波数値を１６　ｂｉｔのフォーマットで更に処
理すべきものとする。メモリ２５内の補正値を異った値
（ｖａｌ＠ｎｅｙ　）に割当てる。この割当ては、この
クラスおよびこのクラスに必要な正確度に依存するもの
である。例えば、１５０〜２８０　ｋｍ／ｈのクラスで
は、補正値は二進値（ｂｌｎａｒｙ　ｖａｌｓｎｅｉｅ
ｓ　）で２４〜２１２の間である。

このことによって上述の速度範囲の周波数値を十分正確
に規定できる。７０〜１６０　ｋｍ／ｈ間の範囲に対し
て、対応する値は２５〜２１３までである。また、残り
０３０〜’＆　Ｏｋｍ／ｈ　、　Ｊ　Ｏ〜４０ｋｍ／ｈ
および５〜２０　ｋｍ／ｈ範囲の補正値の値（マａｌｅ
ｎｅｙ　）　、各二進コードの各々に１デジツトだけシ
フトしたものとなυ、これらは、２６〜２１４　、２７
〜２１５および２８〜２１６となる。また、これらより
低い値のディジットは近似値として求められる。

各クラス毎の補正値の数は同様に必要な精度に依存する
ものである。この数によってメモッ２５０所要記憶容量
を決定するものである。差の値ＺＷＩＪ−ＺＷＩ２は速
度の増加または減少に依存して正または負の値とカリ得
る。この理由は、差ＺＷＪＪ−ＺＷＩ２の正および負の
値に対して異なったメモリロケーションが必要となる。

この差ＺＷ１１−ＺＷＩ２が正の場合、負の補正値が必
要となる。従って対応する値がメモリ２５中に負の値の
２つの補数（ｄｕａｌ　ｅｏｍｐｌ、ｅｍｅｎｔ　）と
して含まれている。

１５０〜２８０　ｋｍ／ｈの速度範囲の４個の二進ディ
ジットの最大の許容し得るエラーの場合に、全範囲にお
けるアドレスフォーマット（減算器１５の出力に現われ
るので）をメモリ２５に供給する必要は無い。１６　ｂ
ｉｔのアドレスフォーマットが減算器１５の出力に現わ
れる時、２３だけ減少させたアドレスは、とれによって
メモリ中のテーブルの第１クラスのアドレス作業を実行
するのに十分なものである。従ってこの減算器１５の出
力アドレスをフォーマットコンノ々−タ２３の値２３に
よって分割する。このフォーマットコンバータ２３を被
測定ノ臂ルス計数値メモリ７の内容によって制御する。

基準時間インターバルが４．０ｍｓで１６０〜２８０　
ｋｍ／ｈの速度範囲に対して６．６００　Ｈｚ　〜２．
９８３　Ｈｚの周波数変動の場合には、被測定Ａルス計
数値メモリ７の内容は、値１６から２７の間で変化する
。

従ってフォーマットコン・々−夕の値２３による分割は
この値１６〜２７に和尚するものである。

例エバ、フォーマットコンバータの出力をマトリックス
メモリ２５のラインアドレス回路に接続する。またコラ
ムアドレス回路に被測定ノ臂ルス計数値メモリ７の出力
を接続し、テーブルのクラスを選択するようになる。二
進値に対応する値１６〜２７によって、１５０〜２８０
にφの範囲に対応するテーブルのクラスを選択するよう
になる。１５０〜２８０　ｋｍ／ｈの範囲に対するテー
ブルのクラスには、負の差の値に対して各ｓ　ｂｔｔの
４８個のメモリロケーションが含まれるのが好ましく、
他方、正の差の値に対しては、各々ｓ　ｂｔｔの５６個
のメモリロケーションで十分である。以下のテーブル（
表）には異なった速度範囲のために設けたテーブルのク
ラスが表示されている。この他、クラス毎に必要なメモ
リ容量、被測定ノ４ルス計数値メモリ２の内容の範囲お
よびフォーマットコンバータ２３によるアドレス変化の
範囲に対するテーブルのクラスも含まれている。

従って、メモリ容量の全必要量は５４１Ｘ８ｂｔｔであ
る。この結果、周波数値が極めて正確なものについては
、小さなメモリ容量だけが大きな速度範囲に対して必要
となる。

８ｂロノ々イトの形態のメモリ２５から読出された補正
値がマルチシライヤ２９に到来する。

この内部でこれら値は被測定パルス計数値メモリ７の内
容によって掛は算されるようになる。

周波数値は１６　ｂｉｔサイズのフォーマットで利用で
きることが好ましい。従って、各クラスに割当てられた
数値をフォーマットコンバータ３０内で掛は算するよう
になる。対応するクラスの分割用にすでに使用されだの
と同じ数値を掛は算用に使用する。前述の表に表わされ
た５個のクラスを２３１２’　１２５．２’または２７
によりて掛は算する。この掛は算を二進コードで実行し
、系数２による掛は算によって１デイジツトだけ左側ヘ
シフトする動作を行なうようになる。１、ディジットだ
け右側ヘシフトすることは系数２だけ二進分割すること
を意味する。フォーマットコン）４−夕３０で掛は算の
後、１６　ｂｉｔのフ。

オーマットの補正データがこのフォーマット以内で正し
い値で得られるようになる。このデータにメモリ７の内
容を加算するようになる。このことによって、前述の式
（２）に従って周波数値ｆとなる。この周波数値を加算
器３１か、らメモリ３２に供給し、このメモリ３２によ
って結果が得られる。

コンノぐレータ１１．１２によってメモリ７の内容がゼ
ロであることを検出した場合、被測定・母ルス計数値メ
モリ１０の内容はゼロより大きなものとなり、論理スイ
ッチ回路１６によってクロックパルス計数値メモリ１３
の内容をクロック／ＩＰルス計数値メモリ１４へ転送開
始するようになる。その後で、クロックパルス計数値メ
モリ１３の内容をゼロにリセットする。同時にメモリ２
０の内容を１ユニツトだけ増加させる。

コアＡｖ−ｐ　１１　、１２ニヨ−）てメモリ１゜１０
の内容がゼロであることを検知すると、論理スイッチ回
路１６によってカウンタ２０の内容を１ユニツトだけ増
加させ、クロックパルス計数値メモリ１３の内容をゼロ
にリセットすると共に、クロックパルス計数値メモリ１
４の内容を保持するようになる。

このメモリ７の内容がゼロより大きい場合、メモリ１０
の内容は依然ゼロであり、コンパレータ７．１０によっ
て論理スイッチ回路１６を経てクロックツ９ルスメモリ
３の内容がクロックパルスメモリ１３へ転送開始する２
うになる。

クロックパルスメモリ１４の内容を保持する一方、論理
スイッチ回路１６によってカウンタ２０の内容を１だけ
増゛加させる。カウンタの内容を上述のものとして考え
ると、測定した／’Ｐルスの持続期間は基準時間インタ
ーバルＴ、よシ長くなる。この測定したパルスの持続期
間’ｒｐは、カウンタ２０の内容および、クロックパル
ス計数値メモＩＪ　Ｊ　３　、１４をペースにして得ら
れるものでこれらペースは以下の相関関係がある。

Ｔ、＝に−（Ｚ３−Ｔ、＋ＺＷ１１−ＺＷ１２）この相
関関係式において、Ｋ＝一定１．ｚ３はカウンタ２０の
内容、Ｔｖは基準時間インターバル゛。

であり、ＺＷＩｌ、ＺＷＩｌはクロックパルス計数値メ
モリ１３．１４の内容である。

測定したパルスＦの周波数は以下の相関関係式に従って
反復値’ｒｐから得られる。

この相関関係式の分母には、ＺＷＩＩ−ＺＷＩｌの他に
、ｚ３・ＴＦがまだ含まれている。従って、とのＦ、を
上述した方法によって決定することは出来ない。この代
りに、少し変形した方法を用いることにする。この周波
数Ｆは式（３）から以下の関係式に従って、変換するこ
とによって得られる。即ち、 である。

次に、メモリ２６にテーブルを記憶する。このテーブル
のアドレスを以下の方法によって差ＺＷＩＩ−ＺＷＪ２
から導出する。この方法とは、フォーマットコンバータ
２４において、カウンタ２０の内容によりてこれらアド
レスをもう一度分割する方法である。被測定／４’ルス
期間は基準時間インターバルよシ長いものであるから、
比較的正確な周波数値がカウンタ２０の内容が得られる
。従って、このテーブルの値を最小なものとするととが
できる。この理由のため、この差の値ＺＷＪ１−ＺＷＪ
２をフォーマットコンバータ２４で分割して正確度の最
小ステージを決める。この最小ステージは前述において
メモリ２５のテーブルにおいて２７で表示されていた。

このアドレスに併って、テーブルに含まれた以下の式に
対する値が選択されると共に読出される。即ち、 メモリ２６の出力値をデバイダ３３に供給して、この内
で、これら値をメモリ２０の内容で、分割する。次に、
デバイダ３３の出力において、メモリ３２へ供給される
周波数値Ｆが得られる。

スイッチ２ｘ、ｊ７ｔコンノ臂レータ３４ニヨっ。

て制御し、このことによってカウンタ２０を監視し、こ
の内容が１を越えたかどうかを見つけ出す。正の値の場
合、このコン／４’レータ３４はスイッチ２２をフォー
マットコンパ７タ２４の入力側へ切換え、他方、スイッ
チ２７ｆ、作動させて開放位置とする。メモリ２６をこ
の場合においてはアドレス付けし、更に、これの内容を
対応する手段によって変換した後で周波数Ｆとしてメモ
リ３２に供給する。

メモリ２６から読出した値の割算値はフォーマットコン
バージ、ン（フォーマット変換）全表示するものである
。これ以上のフォーマットコンバージョンは必要がない
。その理由はメモリ２６中に小さなデータサイズを必要
とする低速用の値のみが記憶されるからである。

セッサ４を除いて、第１図のスイッチング素子をチップ
上に集積化することが好ましい。これによって塵量およ
び体積を節約化できる。

隣接するパルスの周波数に対応する値を得るための他の
実施例によれば、出力端子をカウンタ２に接続したクロ
ック発生器１を用いるものであり、このカウンタ２のキ
ャリーオーバー出力信号をリセット入力に帰還させるこ
とを特徴とするものである。このカウンタ２のパラレル
出力ライン３５をマイクロコンピュータ３７のパス３６
に接続する。このパス３６には、これ以上詳述しないが
コントロールライン、データラインおよびアドレスライ
ンが設けられており、これら各ラインによってコントロ
ールパス、データックスおよびアドレスバスが形成され
る。このアドレスフォーマットを１６　ｂｉｔに、デー
タフォーマットを８　ｂｌｔに選定することが好適であ
る。本例においては、カウンタ２を二進カウンタとする
ことができる。データバスフォーマットは８　ｂｉｔで
あるので、この二進カウンタ２の１６　ｂｉｔを継続的
に各８　ｂｉｔ毎にデータバスに転送する必要がある。

このデータ転送をバッファストアを経て適切に実行する
ことが可能で、このバッファストアによってパス３６に
接続したランダムアクセスメモリ３８内でメモリログ−
ジョンを平均化できる。カウンタ２のキャリーオーツ々
−出力をコントロールバスに接続する。

マイクロプロセッサ３９はもとよりＲＯＭ　４０　。

４１および入力／出力回路４２をごのパス３６に接続す
る。センサ４によって、ノヤルス、形成回路５および入
力／出力回路４２を経てマイクロコンピュータ３７のイ
ンターラット入力に供給する。　ＲＯＭ　４　ｏ　、　
４１にはテーブルの１つが内蔵されており、これらテー
ブルについては、メモリ２５．２６に関連して前述した
通りである。

同時に、クロック発生器１によってマイクロプロセッサ
３９用のシステムクロック＼を供給するようになる。こ
のカウンタ２はマイクロプロセッサ３ｇの構成要素であ
ることが好ましい。

第２図に示したブロック図において、カウンタ２の内容
をｚｌとして考えられる。メモリ３　ｇ　（ＲＡＭ　）
において、メモリの部分をカウンタメモリとして決定で
き、とのカウンタメモリの内容を各測定されるノ９ルス
が存在すると、１ユニツトだけ増大するものである。メ
モリ３８内の仁のカウンタメモリ部分の内容を２２と規
定する。このカウンタメモリをマイクロプロセッサ３９
のレジスタで構成することが好ましい。

このマイクロゾロセッサ３９のもう１つのレジスタはカ
ウンタ２の内容を受信するように作用する。このレジス
タの内容をｚＷｌｌとして考える。カウンタ２の内容を
記憶するために、もう１つのレジスタを、マイクロプロ
セッサ３９内に構成する必要があり、このレジスタの内
容をｚＷｌｌとして考える。第３図のＺＷ２およびＺＷ
２１で規定された内容を有するもう２つのレジスタによ
ってカウンタメモリの内容ｚ２用のバッファストアとし
て作用させる。

ステップ４３において１個の周波数値ｆまたはＦを供給
した後に、内容ｚＷ２をＺＷ２１を有するレジスタ中に
導入し、これによってＺＷ２のデータを含むようになる
。次に、ｚ２をステップ４４でＺＷ２に転送する。ステ
ップ４５において、ＺＷ２がゼ筒に等しいかどう、かチ
ェッりする。もしとの東件が満足されるならば、次にス
テップ４６が到来し、このステップ４６にはもう１つの
問い合せが含まれておシ、これはＺＷ２ｆもゼロに等し
いかどうか問い合せる。もしゼロの場合には、ステップ
４７どなり、ここではマイクロプロセッサ３９のもう１
つ−のレジスタの内容が１ユニツトだけ増加するように
なる。この内容はｚ３で規定される。この後で、周波数
値ｆまたはＦを第３図の４８として規定されるオペレー
ション中に決定する。このオペレーション４８の後で、
ステ、プ４３が再び開始されるようになる。ステップ４
６中において、Ｚ２１がゼロでないことがわかった場合
には、ステップ４９に進み、ここではｚＷｌｌがＺＷｌ
２へ転送されるようになる。これと同時に、ｚＷｌｌを
ゼロにリセットし、ｚ３を２にセットする。ステップ４
９をステップ４８で再び継続する。

ｚｌがステップ４５でゼロで力い場合には、ステラｆ５
０へ続き、このステップはＺＷｌ　１に関する問い合せ
を意味する。ＺＷｌ　１がゼロの場合には、ステップ６
１が続き、このステップではｚｌがｚＷｌｌに転送され
るようになる。

これと同時に、ｚｌおよびｚ３をオペレーション４８に
戻る前にゼロにセットするようになる。

しかし乍ら、ステップ５ｏにおいて２ｗ２１がゼロとは
異なるものであることを検出したならば、ステップ５２
に続く。このステップ５２には、ｚＷｌｌからＺＷｌ”
２へ（Ｄ転送、ＺｌがらＺＷＩＩへの転送およびｚｌと
２３をゼロへリセットするオペレーションが含まれてい
る。次にオペレーション４８が再開するようになる。

第４図に更に・詳述したように、オペレーション４８は
ステップ５３から開始し、このステップ５３ではＺＷｌ
２がＺＷＩ　１がら減算されるようになる。次のステラ
７’５４で内容ｚ３が１より大きいかどうかチェックさ
れる。１より大きくない場合にはステップ５５ヘシフト
オペレ、−ジョンとなる。差の値ＺＷ１１−ＺＷＩ２を
数回シフトすることによって２８で割算する。、このこ
とは前述したテーブルによれば、最小の速度範・囲を有
するクラスに相当するものとなる。これは例えばメモリ
２６中に表われるようになる。

次のステップ５６において、ステップ５５で得られた結
果を２３で割算するようにする。このようにする場合に
、テーブルを番地指定°するように作用する値が得られ
るようになる。このテーブルはメモリ２６中のものと同
一である。このテーブルは、第２図の構成のＲＯＭ　４
　Ｊに含まれている。次のステラ７’５７で実行される
メモリ４１のアドレス動作は、その結果としてメモリ出
力値を有するようになる。この値をｚ３で割算すると共
に、２８で掛算するようになる。このステップ５７の結
果を次のステップ５８においてレジスタＳＰ２またはメ
モリ３８のメモリロケーションＳＰ２へそれぞれ供給す
るようになる。このことは、メモリの低い方の値の８ビ
ツトに関連するものである。高い方の８　ｂｉｔはゼロ
と見なすことができる。次にステップ４３が続くように
なる。

しかし乍ら、ｚ３がゼロにならない場合には、ステップ
５９に進み、ここでは、差ＺＷＩＩ−ＺＷ１２がシフト
オペレーションされ、これは２による割算に相当するも
のである。、このシフトオペレーションの後に、ステッ
プ６０において、ＺＷｌ２がテーブルの最も高速のクラ
スの値に相当するかどうかをチェックする。もし相当す
るならば、ステップ６１に続き、ここでは、ステップ５
９のアドレスとしての結果と共にメモリ４０のアドレス
動作、ｚＷ２によるメモリ出力値の掛算およびシフトオ
ペレーションによって得られる二進掛算によるフォーマ
ット適合が行なわれる。次に、補正値が右の値（ｒｉｇ
ｈｔマａｌｓｎｃｙ　）と共に得られるようになる。こ
の補正値をステップ６２における８Ｐ２に記憶させ、こ
れによって１６　ｂｉｔから成るバイトの内の低い方の
値の８　ｂｉｔを構成するようになる。また、高い方の
値の８　ｂｉｔをＺＷｌの内容によって構、成し、これ
をとのｓ　ｂｔｔと共にメモリロケーションに転送する
。このメモリロケーションを第４図のＳＰｌとして規定
する。ステラｆｅ２の次はステラｆ４３である。

ステラ７６６０において、ｚＷ２が高い方のクラスの予
め決められた値より大きいものであることを検出した場
合には、もう１つのシフトステラｆ６３を実行する。こ
のステップ６．３では、差の値ＺＷＩ　１−ＺＷＪ　２
を二進数の１デイジツトで割算を行なう。次のステラｆ
６４ではＺＷ２がメモリ４０内のテーブルの次に低いク
ラスに対する予め決められた値に等しいかまたは大きい
かをチェックするように々る。大きいかまたは等しい場
合には、ステップ６４に続き、ここではメモリ読取りオ
イレーションおよびメモリの出力値をＺＷ２で掛算を実
行する。この掛算の結果を次のステップ６５における必
要なフォーマット中に転送し、このフォーマット内にお
いて、二進法の２デイジツトで掛算を実行する（ステッ
プ６２の前に）。ステップ６３゜６４および６５の内の
どれかに相当するステップのシーケンスを、各メモリク
ラスに対してステップ６４の後で実行するようにする。

第４図において、このことを破線６６および６７で表示
し、これら破線はフォーマット変換ステップ６８．６９
で終了しておシ、次にステップ６２が続いている。

第２図に示した構成は、周波数値の時分割計算を実行す
るのにも使用できる。この目的のため、数個のセンサを
対応するＩ？クラス成器およびインターフェイス回路を
経てパス３６に接続する。第３図および４図に示したス
テップのシーケンスを予め決められた順序に従って各セ
ンサに対して実行すれば良い。

第４図に示した回路構成は、センサ４およびノ９ルス形
成器５以外はチップに集積化することができる。

以下に示す表は、特定の周波数範囲の各周波数に対する
近似値および補正値を表わし、これら値はメモリに十進
コードで含まれている。こ１れらの値は、Ｋ１＝１はも
とよりに、？＝１００および上述した周波数範囲に対し
ての基準時間インターバルＴｒ＝４ｍｓｓ・に適用され
るものである。

この表において、センサ４によって発生された信号に関
する周波数値および周期値が表示されている。更にまた
、この表には各゛周波数に対する近似値が表われている
。これらの近、低値は被測定パルス計数値メモリ７．８
およびマイクロコンピュータ３７中で得られるものであ
る。

この表の対応するコラムで指運されたように、近似値を
一定値で掛算する必要がある。これとは別に、この表に
は、メモリアドレスの形成用の差の値および表示された
アドレスの下での記憶された補正値が含まれている。こ
の差の値は例えばこれがフォーマットコンバータ２３で
実行されるので、フォーマット変換されるようになる。

このテーブルのもう１つのコラムには、近似値による記
憶された補正値の掛算の結果が含まれている。この結果
値が例えばマルチプライヤ２９の出力に現われるように
なる。最後に、この表のコラムには、近似値および補正
値を基準とした持続期間の決定の結果が含まれている０
前述の表によれば、周波数範囲を簡単に分割しである。

しかし、それぞれの範囲におけるアドレスはテーブル値
と同様に等しくしである。

このことは、メモリロケーションを経済的に行なえるこ
とを意味する。更に、３デイジツトの補正値では、高精
度の数値を発生させるのに十分なものである。

【図面の簡単な説明】

第１図は本発明の被測定パルス信号列のパルス周波数に
比例した数値を発生させる装置の一実施例の回路図、第
２図は他の実施例の回路図、第３図は第２図回路の動作
ステツブのフローチャート、第４図は、第３図のチャー
トの詳細図である。 １・・・クロック発生器、３．１０．１３，２５゜３２
．３８・・・メモリ、５・・・Ａｌｌスス成器、２゜６
・・・カウンタ、８，９・・・遅延回路、１１．１２・
・・コンパレータ、１６・・・論理スイッチ回路、２Ｊ
　、２４・・・コンバータ。 手続補正書（方式） １．事件の表示 特願昭５８−０６５７５９号 ２、発明の名称 事件と。関係　　ｅＩ　ｒＦ　ａｔ　１０　人アルフレ
ッド・テヴエス・ケーエムペーハー４、代理人 ＃１薄ロ５Ｂ年７月２６日 １、事件の表示 特願昭５８−６５７５９号 ３、補正をする者 事件との関係　　特許出願人 アルフレッド・テヴエス・ｒ−エムペーハー４、代理人 ５、補正命令の日付 昭和５８年１１月２９日 ６　補正の対象 図面 ７、補正の内容　　　別紙の通り 図面の浄書（内容に変更なし）

Claims (1)

1. 【特許請求の範囲】 １、被測定パルス信号列のパルス周波数に比例した数値
   を発生させる方法において、不可変的に予しめ決定され
   た基準時間インターバル（ＴＦ）において、被測定パル
   スの゛周期の数を前記周波数に対して近似値として測定
   し、この近似値に補正値を加算し、この補正値をアドレ
   スに基いてテーブル値としてメモリ（２５゜４０）中に
   包含させ、このテーブル値を、前記時間基準インターバ
   ル（Ｔｒ）中において最後に測定されたパルスまでの継
   続する時間基準インターバル中に測定した持続期間間の
   差から取出し、このテーブル値をこの差および前記基準
   時間インターバル（ＴＦ）の合計の反復値に比例させる
   ようにした被測定パルス信号列のノ４ルス周波数に比例
   した数値を発生させる方法。 ２、記憶した前記テーブル値が四−データサイズを有す
   るようにし、これらテーブル値を割当てたクラスに分割
   し、これらクラスは可変周波数範囲であり、またこれら
   クラスは前記データサイズのロケーションに値を割当て
   ることによって互いに相違するものとなり、各ケースに
   おいて最も高い値を有するロケーションのテーブル値を
   記憶し、前記データサイズを越えるような最も低い値を
   有するロケーションを近似させるようにしたことを特徴
   とする特許請求の範囲第１項記載の発生方法。 ３、読出した後で、前記テーブル値を、それぞれのクラ
   スにおいて近似されたロケーションの数に相当する数で
   掛算するようにしたことを特徴とする特許請求の範囲第
   １項または第２項記載の発生方法。 ４、前記クラスに割当てられたテーブル値をアドレスサ
   イズを変化させることによってメモリ、レンジ中に包含
   させると共に、これらクラスのアドレスサイズが近似さ
   せた各口・ケーションの数だけ異なるようにしたことを
   特徴とする特許請求の範囲第１項から３項までのいずれ
   か１項記載の発生方法。 ５　前記継続する基準時間インターバル間の差を、それ
   ぞれのクラスに依存してそ近似したロケーションの数に
   相当する数で割算するようにしたことを特徴とする特許
   請求の範囲第１項から４項のいずれか１項記載の発生方
   法。 ６、一定周波数の前記クロックパルスを、前記基準時間
   インター・々ル中の最後に測定したノ’？ルスまでの各
   ケースにおいて予じめ決められた互いに等しい長い基準
   時間インターバル中に、計数値となるまで加算し、この
   計数値をノぐッファストア中に記憶させ、各ノｊルス測
   定の後で、この測定したノｊルスインターバルが前記基
   準時間インターノぐルより長いかまたは短かいかをチェ
   ックし、この被測定パルスインターバルカ短かい場合に
   最後にバッファ記憶された計数値を最後の計数値から減
   Ｉγし、これら計数値間の差をアドレスとして被測定パ
   ルス言１数値に依存して前記メモリ中に供給し、このパ
   ルス計数値を基準時間インターバル毎の測定パルスを加
   算することによって得るようにし、この差の値を前記テ
   ーブル値の制光てられたクラスに適合し、このメモリ中
   に前記テーブルを記憶させ、これに、周期的な値に相当
   する各アドレスに基いて少なくとも１つの数を記憶させ
   、この数の分子には一定値（定数）が含まれ、分母には
   基準時間インター・９ルの合計および計数値間の差が含
   まれ、前記メモリ出力における値を前記被測定・母ルス
   計数値および前記クラスに適合させるための数で掛算を
   行ない、更にこの値を前記被測定ノクルス計数値に加算
   し、前記基準時間インターバルが短かい場合には、最後
   に測定した１個のノヤルスと共に前記基準時間インター
   バル中に発生した計数値を、前記測定したノ４ルスの前
   の最後の基準時間インターバル中に発生した計数値から
   減算すると共に、前記計数値をアドレスとして被測定パ
   ルスを用いず基準時間インターバルの数に依存して第２
   のメモリ（２・６．４１）中に送給し、この被測定パル
   スを隣接の被測定／？ルス間で、ならびに被測定パルス
   を用いず基準時間インターバルの前述の数によって割算
   を行なった後に発生させ、この第２のメモリにおいて、
   第２のテーブルを記憶させ、−この中に、周期的な値に
   相当する各アドレスに基いＪ−７Ｖ数を記憶させ、この
   数の分子には一定値（定数）が含まれ、分母には基準時
   間インターバルの合計および前記計数値間の差の商と、
   被測定パルスなしで前記基準時間インターバルの数が含
   まれ、更に、第２のメモリ（２６，４１）（Ｄ出力値を
   被測定パルスなしで基準時間インターバルの数によって
   割算するようにしたことを特徴とする特許請求の範囲第
   １項から５項までのいずれか１項記載の発生方法。 ７、　連続する２つの基準時間インターバルの被測定パ
   ルス計数値をチェックしてゼロの値が存在を見出し、被
   測定ｉ４ルスなしの２つの基準時間インターバルの場合
   、被測定パルスなしの基準時間インターバル用の計数値
   を１ユニツトだけ増加させ、被演１定）母ルスなしの最
   後の基準時間インターバルおよび最後の１つの基準時間
   インターバル中の１個または数個の被測定パルスの場合
   、被測定パルスなしの基準時間インターバルの計数値を
   基準＃１にリセットし、被測定ノ４ルスなしの最後の１
   つの基準時間インターバルおよび最後の基準時間インタ
   ーバル中の１個または数個の被測定ノやルスの場合、最
   後の１個の被測定パルスを有する基準時間インターバル
   から得られると共に、最後の被測定パルスを有する基準
   時間インターバルから得られる計数値間の差を前記第２
   ０カウンタ（２６，４））へ供給し、この供給を被測定
   パルスなしの基準時間インターバルに対する計数値によ
   って割算を実行してから行なうようにしたことを特徴と
   する特許請求の範囲第６項記載の発生方法。 ８、連続する２個の基準時間インターバルにおける被測
   定ノｆルスの計数値がゼロでない場合ニハ、最後の１個
   の基準時間インターバルの前記計数値をメモリ（２６，
   ４１）に供給するようにしたことを特徴とする特許請求
   の範囲第６項または第７項記載の発生方法。 ９、　クロックパルス発生器（１）のクロックツぐルス
   を第１のノリセットカウンタ（、？）に供給し、このカ
   ウンタのキャリーオー＜ぐ−出力をリセット入力端子に
   帰還させると共に１１時間遅延と共に第２０カウンタ（
   ６）のリセット入力端子に接続し、この第２０カウンタ
   （６）を被測定ｔ４ルスで作動させると共に、°これを
   第１および第２被測定パルス計数値メモリ（７、１０）
   のクロック入力端子にも接続し、第１り四ックハルス計
   数値メモリ（、？）を第１カウンタ（２）の出力端子に
   接続すると共に、これのクロ、り入力を被測定パルスに
   よって作動させ、更にこれの出力端子を第２クロツクパ
   ルス引数値メモリ（１３）に接続し、第３り四ツクパル
   ス計数値メモリ（１４）を後者のメモリのダウンストリ
   ームに挿入し、前記第１被測定パルス計数値メモリ（７
   ）の入力端子を被測定パルスカウンタ（６）に接続する
   と共に、入力端子を被測定ノ臂ルスカウンタ（６）に接
   続すると共に、これの出力端子を第２の被測定パルス計
   数値メモリ（１０）の入力端子に接続し、前記被測定パ
   ルス計数値メモリ（７，Ｊ（７）の出力端子を・それぞ
   れコンパレータ（１１，１２）に接続し、後者のコン・
   ぐレータを論理スイッチ回路（１６）に接続し、この回
   路を、第２および第３クロツクノヤルス計数値メモリ（
   １３，１４）の入力端子と、第２クロ、クツ母ルス計数
   値メモリ＜１３）のリセット入力と、更に被測定パルス
   なしの基準時間インターバルに対するカウンタ（２ｏ）
   の計数入力端子およびリセット入力端子と接続し、前記
   第２の被測定パルス計数値メモＩＪ　（１０）を前記第
   １の被測定ノクルス計数値メモリ（７）の出力端子に接
   続し、減算器（１５）の入力端子を第２および第３クロ
   ツクパルス計数値メモリＣ１３，１４）の出力端子に接
   続し、この減算器（１５）の出力端子を第１または第２
   のフォーマット変換回路（２３，２４）へスイッチ（２
   ２，２７）のスイッチング動作によって交互に接続させ
   、このスイッチ（２２，２７）を第３のコンパレータ（
   Ｊ４）によって制御し、この第３のコンパレータＣ３４
   ）を被測定パルスなしの基準時間インターバル用のカウ
   ンタ（２０）に接続し、前記第１フォーマット変換回路
   （２３）を前記第１被測定）ぐルス計数値メモリ（７）
   の出力端子を介して調整可能とし、この変換回路（２３
   ）をメモリ（２５）に連結させ、前記第３のコン・臂レ
   ークの出力端子を介して調整可能な前記第２フォーマッ
   ト変換回路（２４）を第２のメモリ（２６）に連結し、
   前記第１のメモリ（２５）の出力端子を、マルチシライ
   ヤ（２９）、第３のフォーマット変換回路（３０）、お
   よび加算器（３１）の直列接続回路を介してバッファス
   トア（３２）に接続し、これら、直列回路を第１の被測
   定ノ４ルス計数値メモリ（７）の出力によって作動させ
   、前記バッファストア（３２）を更に割算器（３３）に
   接続し、この割算器に第３のコンパレータ（Ｊ４）の出
   力信号を供給し、この割算器の入力端子を第２のメモリ
   （２６）の出力端子淀接続したことを特徴とする被測定
   パルス信号列のノ４ルス周波数に比例した数値の発生装
   置０ １０、クロックツやルス発生器（１）のクロックツやル
   スによって作動し得る第１カウンタ（２）のデータ出力
   端子を、マイクロコンピュータ（ｚｙ）のデータバスに
   接続し、このカウンタ（、？）のキャリーオーバー出力
   をリセット入力端子に帰還させると共に、前記データバ
   スに接続し、被測定・やルスが供給される計数レジスタ
   を設け、前記マイクロコンピュータＣ３７）のインター
   ラブド入力端子を被測定／Ｊルスによって作動させ、メ
   モリ（４ｏ、４１）の入力端子をアドレスバスに接続す
   ると共に前記マイクロコンピュータ（ｓｒ）のデータバ
   スに接続したことを特徴とする特許請求の範囲第１項か
   ら第８項までのいずれか１項記載の方法を実施するため
   の発生装置。 １１、前記カウンタ（２０）に供給されたクロックパル
   スヲ前記マイクロコンピュータ（２７）のシステムクロ
   ックパルス信号列より得たことを特徴とする特許請求の
   範囲第１０項記載の発生装置。 １２、前記数字の値をＢ　ｂｔｔバイトでメモリ（ｚｓ
   、；ｔｅ、４ｏ、４ｘ）中に記憶させたことを特徴とす
   る特許請求の範囲第１項から１１項のいずれか１項記載
   の発生装置。 １３、前記メモリ（ｚｓ、２ｇ、４ｏ、４ｘ）をプログ
   ラムＲＯＭで構成したことを特徴とする特許請求の範囲
   第９項から１２項のいずれか１項記載の発生装置。 １４、供給された前記数字の値のデータサイズを１６　
   ｂｔｔとしたことを特徴とする特許請求の範囲第９項か
   ら１３項のいずれか１項記載の発生装置。 １５、前記被測定パルスカウンタ（６）ｔパルス形成ス
   テラｆ（５）を経てパルス信号発生器（４）に接続し、
   この発生器を自動車の車輪の回転に動作し得るように接
   続したことを特徴とする特許請求の範囲第９項から１４
   項のいずれか１項記載の発生装置。 １６、被測定ノ４Ａ／スの周波数に比例した数字の値を
   発生するための前記回路Ｃ１，２，，９，５〜１６，２
   ０〜ｓｓ；ｚ、ｚ、ｓ、ｓｅ、：ｔｖ）を半導体チップ
   上に集積化したことを特徴とする特許請求の範囲第９項
   から１５項のいずれか１項記載の発生装置。