JPS5987559A - 多重系計算機システム - Google Patents
多重系計算機システムInfo
- Publication number
- JPS5987559A JPS5987559A JP57198279A JP19827982A JPS5987559A JP S5987559 A JPS5987559 A JP S5987559A JP 57198279 A JP57198279 A JP 57198279A JP 19827982 A JP19827982 A JP 19827982A JP S5987559 A JPS5987559 A JP S5987559A
- Authority
- JP
- Japan
- Prior art keywords
- program
- storage device
- external storage
- breakdown
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、多重系計算機システム、特に複数計算機の内
の成る系列にプログラム破壊が発生した場合に復元し得
る多重系計算機システムに関するものである。
の成る系列にプログラム破壊が発生した場合に復元し得
る多重系計算機システムに関するものである。
一般に多重系計算機システムは各基を構成する計算機毎
に同一のプログラムが保存されておシ、各計算機が夫々
現用−待機型、又は業務分担型等によって動作し、全体
として一つのシステムとして機能するようになっている
。
に同一のプログラムが保存されておシ、各計算機が夫々
現用−待機型、又は業務分担型等によって動作し、全体
として一つのシステムとして機能するようになっている
。
第１図によって従来システムを説明する。第１図に示す
計算機システムは中央演算処理装置１（以下ＣＰＵと云
う）、外部記憶装置２（以下・マルクメモリと云う）、
主メモリ３、出力装置４、入力装置５から構成されてい
る。
計算機システムは中央演算処理装置１（以下ＣＰＵと云
う）、外部記憶装置２（以下・マルクメモリと云う）、
主メモリ３、出力装置４、入力装置５から構成されてい
る。
そしてＣＰＵ １がプログラムを実行する時は、先ずＣ
ＰＵ １がそのプログラムをバルクメモリ２から主メモ
リ３へ転送してから実行するようになっている。
ＰＵ １がそのプログラムをバルクメモリ２から主メモ
リ３へ転送してから実行するようになっている。
今、実行しようとしたプログラムが既にバルクメモリ２
内において何らかの原因によ）破壊されていて主メモリ
３へ転送され、ＣＰＵＩがこれを実行しようとした時、
プログラムの実行は直ちに中断される。そしてこのこと
は異常割込みと云う形でＣＰＵ １に通知され（例えは
イリーガル命令実行割込みと云う形で）、主メモリ３に
常駐している異常割込処理ルーチンが作動して異常割込
みが発生したことを人間に知らせるために、出力装置４
ヘメツセージを印字するなどした後、計算機システムを
停止させているのが普通である。
内において何らかの原因によ）破壊されていて主メモリ
３へ転送され、ＣＰＵＩがこれを実行しようとした時、
プログラムの実行は直ちに中断される。そしてこのこと
は異常割込みと云う形でＣＰＵ １に通知され（例えは
イリーガル命令実行割込みと云う形で）、主メモリ３に
常駐している異常割込処理ルーチンが作動して異常割込
みが発生したことを人間に知らせるために、出力装置４
ヘメツセージを印字するなどした後、計算機システムを
停止させているのが普通である。
上記従来システムにおけるプログラムの復元は、出力装
置４に印字されている内容を人間が解析し、破壊されて
いるプログラムと同−ｆＯダラムを入力装置５から再度
入力する必要があったために、かなりの復元時間を要す
る欠点があった。なお、第１図は多重系でなくシングル
系を例として説明しているが、多重系計算機システムに
ついても同様である。
置４に印字されている内容を人間が解析し、破壊されて
いるプログラムと同−ｆＯダラムを入力装置５から再度
入力する必要があったために、かなりの復元時間を要す
る欠点があった。なお、第１図は多重系でなくシングル
系を例として説明しているが、多重系計算機システムに
ついても同様である。
本発明は前記欠点を解決することを目的としてなされた
ものであ）、バルクメモリ内でのプログラム破壊に際し
て、速やかに破壊されたプログラムを復元して実行可能
にする多重系計算機システムを提供することを目的とし
ている。
ものであ）、バルクメモリ内でのプログラム破壊に際し
て、速やかに破壊されたプログラムを復元して実行可能
にする多重系計算機システムを提供することを目的とし
ている。
本発明では多重系を構成する計算機で成る系列のバルク
メモリ内にあるプログラムが破壊されて異常が発生した
場合に、異常割込みを発生してこの旨をＣＰＵ Ｋ通知
し、健全系列にあるプログラムを読出すことによシ、こ
れを異常系列側のバルクメモリに書込み、プログラムを
領元しようとするものである。
メモリ内にあるプログラムが破壊されて異常が発生した
場合に、異常割込みを発生してこの旨をＣＰＵ Ｋ通知
し、健全系列にあるプログラムを読出すことによシ、こ
れを異常系列側のバルクメモリに書込み、プログラムを
領元しようとするものである。
以下図面を参照して実施例を説明する。第２図は本発明
による多重系計算機システムの一実施例構成図である。
による多重系計算機システムの一実施例構成図である。
第２図において、ＣＰＵ１ａ、ｌｂ１バルクメモリ２
ａ ＋ ２ ｂ ％主メモリ３ ａ ｒ ３ ｂ ％出
力装置４ａ＋４ｂ及び入力装置５ｇ、５ｂがらなってい
ることは第１図と同様である。
ａ ＋ ２ ｂ ％主メモリ３ ａ ｒ ３ ｂ ％出
力装置４ａ＋４ｂ及び入力装置５ｇ、５ｂがらなってい
ることは第１図と同様である。
なお、サフィックスａを付した計算機側を１系列、ｂを
付した計算機側を２系列と称することにする。
付した計算機側を２系列と称することにする。
６ａ 、６ｂは互に相手系のバルクメモリをアクセス可
能にするためのチャンネルであって、ｃＰＵｌａはチャ
ンネル６ａを介して相手系（２系列）のバルクメモリ２
ｂをアクセスすることができ、又、ＣＰＵ １ ｂはチ
ャンネル６ｂを介して相手系（１系列）のバルクメモリ
２ａをアクセスすることができる。
能にするためのチャンネルであって、ｃＰＵｌａはチャ
ンネル６ａを介して相手系（２系列）のバルクメモリ２
ｂをアクセスすることができ、又、ＣＰＵ １ ｂはチ
ャンネル６ｂを介して相手系（１系列）のバルクメモリ
２ａをアクセスすることができる。
第３図は異常割込み処理ルーチンを説明するためのフロ
ーチャートであシ、これによって動作説明をする。
ーチャートであシ、これによって動作説明をする。
先ず、１系列の計算機でプログラム破壊が発生した場合
を例にして説明する。今、１系列のプログラム破壊によ
シ異常割込みが発生すると、この旨がＣＰＵ １ ａに
通知され、１系列の異常割込み処理ルーチンが作動する
。ステラ７’Ａでは主メモリにあるプログラム情報（図
示しない）を取出す。
を例にして説明する。今、１系列のプログラム破壊によ
シ異常割込みが発生すると、この旨がＣＰＵ １ ａに
通知され、１系列の異常割込み処理ルーチンが作動する
。ステラ７’Ａでは主メモリにあるプログラム情報（図
示しない）を取出す。
ここでプログラム情報とは、異常割込み発生時に実行し
ていたプログラムを特定するためのプログラムの名称や
バルク上での所在等の情報を云う。
ていたプログラムを特定するためのプログラムの名称や
バルク上での所在等の情報を云う。
ステップＢにおいてはチャンネル６ａを介して前記特定
されたプログラム情報をもとに、２系列パステップＣに
おいてはステップＢで読出されたプログラムを１系列の
バルクメモリ２ａに書込んで破壊されたプログラムを復
元する。そしてステラｆＤにおいて１系列で復元された
プログラムを再起動して処理を終了する。
されたプログラム情報をもとに、２系列パステップＣに
おいてはステップＢで読出されたプログラムを１系列の
バルクメモリ２ａに書込んで破壊されたプログラムを復
元する。そしてステラｆＤにおいて１系列で復元された
プログラムを再起動して処理を終了する。
なお、上記説明では２重系としたが、一般的に多重系計
算機システムに適用できることは云うまでもない。
算機システムに適用できることは云うまでもない。
以上説明した如く、本発明によれば多重系計算機システ
ムにおいて多重系を構成する計算機のいずれかの系列に
おいてプログラムが破壊された場合に、正常に動作して
いる系列のバルクメモリより破壊されたプログラムと同
一の正常なプログラムを転送するよう構成したので、プ
ログラム破壊に際して速やかに復元することの可能な多
重系計算機システムを提供することができる。
ムにおいて多重系を構成する計算機のいずれかの系列に
おいてプログラムが破壊された場合に、正常に動作して
いる系列のバルクメモリより破壊されたプログラムと同
一の正常なプログラムを転送するよう構成したので、プ
ログラム破壊に際して速やかに復元することの可能な多
重系計算機システムを提供することができる。
第１図は従来構成の計算機システムを説明するを説明す
るための一天施例構成図、第３図は異常割込処理ルーチ
ンのフローチャートである。 １・・・中央演算処理装置、２・・・外部記憶装置、３
・・・主メモリ、 ４・・・出力装置、５・・・
入力装置、６ａ ＋ ６ｂ・・・チャンネル。 特許出願人 東京芝浦電気株式会社 代理人 弁理士 石 井 紀 男第１
図 第２図 第３図
るための一天施例構成図、第３図は異常割込処理ルーチ
ンのフローチャートである。 １・・・中央演算処理装置、２・・・外部記憶装置、３
・・・主メモリ、 ４・・・出力装置、５・・・
入力装置、６ａ ＋ ６ｂ・・・チャンネル。 特許出願人 東京芝浦電気株式会社 代理人 弁理士 石 井 紀 男第１
図 第２図 第３図
Claims (1)
- 複数の計算機が夫々同一プログラムを有して運転制御さ
れる多重系計算機システムにおいて、成る系列の計算機
の外部記憶装置に格納されているプログラムが前記外部
記憶装置内で破壊されていることを検出した場合に、正
常に動作している他のいずれかの計算機の外部記憶装置
から正常なプログラムを転送して実行可能にすることを
特徴とする多重系計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198279A JPS5987559A (ja) | 1982-11-10 | 1982-11-10 | 多重系計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198279A JPS5987559A (ja) | 1982-11-10 | 1982-11-10 | 多重系計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5987559A true JPS5987559A (ja) | 1984-05-21 |
Family
ID=16388479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57198279A Pending JPS5987559A (ja) | 1982-11-10 | 1982-11-10 | 多重系計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5987559A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237746A (ja) * | 1985-08-13 | 1987-02-18 | Osaka Gas Co Ltd | 制御システム |
-
1982
- 1982-11-10 JP JP57198279A patent/JPS5987559A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237746A (ja) * | 1985-08-13 | 1987-02-18 | Osaka Gas Co Ltd | 制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170177431A1 (en) | Computer system | |
| US20140129880A1 (en) | Generation of memory dump of a computer process without terminating the computer process | |
| US7543180B2 (en) | Enhancing throughput and fault-tolerance in a parallel-processing system | |
| JP5392263B2 (ja) | 情報処理装置及びそのメモリ保護方法 | |
| JPS5987559A (ja) | 多重系計算機システム | |
| US20180225201A1 (en) | Preserving volatile memory across a computer system disruption | |
| JP3022768B2 (ja) | 仮想計算機システム | |
| US11392438B2 (en) | Responding to unresponsive processing circuitry | |
| US20080148095A1 (en) | Automated memory recovery in a zero copy messaging system | |
| JP2001051854A (ja) | 情報管理システム | |
| JP3463696B2 (ja) | オンラインガーベッジコレクション処理方法 | |
| JP2008123129A (ja) | マルチプロセッサシステム、障害処理方法、プログラム及び記録媒体 | |
| JP2008077388A (ja) | マルチプロセッサ制御システム、方法、およびプログラム | |
| US20210389988A1 (en) | Methods to Deal with Insufficient Memory Protection Unit (MPU) Regions | |
| JPS61237141A (ja) | 情報処理システム | |
| RU2393530C2 (ru) | Способ формирования дамп файла | |
| JP2008033598A (ja) | 動的置き換えシステム、動的置き換え方法およびプログラム | |
| JPH04172536A (ja) | フォールトトレラントシステムにおける資源管理方法 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS6365978B2 (ja) | ||
| JPH03111962A (ja) | マルチプロセッサ・システム | |
| JPH049357B2 (ja) | ||
| JPH0795303B2 (ja) | デ−タセツト復元処理方法 | |
| JPH02158843A (ja) | プロセス自動再起動処理方式 | |
| JPH0268634A (ja) | 電子計算機予備方式 |