JPS5988664A - 自己試験可能な論理回路装置 - Google Patents

自己試験可能な論理回路装置

Info

Publication number
JPS5988664A
JPS5988664A JP58171425A JP17142583A JPS5988664A JP S5988664 A JPS5988664 A JP S5988664A JP 58171425 A JP58171425 A JP 58171425A JP 17142583 A JP17142583 A JP 17142583A JP S5988664 A JPS5988664 A JP S5988664A
Authority
JP
Japan
Prior art keywords
test
logic
circuit
self
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58171425A
Other languages
English (en)
Other versions
JPH0150874B2 (ja
Inventor
ウイリアム・ハワ−ド・マツカニイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5988664A publication Critical patent/JPS5988664A/ja
Publication of JPH0150874B2 publication Critical patent/JPH0150874B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、大規模集積（ＬＳＩ）回路および超大規模集
積（ＶＬＳＩ）回路装置の複雑な組合せおよび順序論理
回路の試験に関するものである。
［背景技術］ かかる］、、　Ｓ　ＩまたはＶＬＳＩ回路装置のどこか
に故障が起こると、装置の試験可能な出力に達する前に
、その影響が順序論理中の記憶素子により形成される複
数のフィードバック・ループを経て伝搬することがある
。このフィードバック・ループ中の伝搬によって試験が
複雑になるのを排除するため、１ノベル・センシティブ
・スキャン・デザイン（ＬＳＳＤ）規則が考案された。
第１４回設計自動化会議議事録（Ｔｈｅ　Ｐｒｏｃｅｅ
ｄｊ、ｎｇｓ　ｏｆ　ｔｈｅ１４ｔｈ　　Ｄｅｓｊｇｎ
　　Ａｕｔｏｍａｔｊ、ｏｎ　　Ｃｏｎｆｅｒｅｎｃｅ
）　　４　６　２　Ｎ４６８頁のｒＬＳＩ試験可能な論
理設計構造（ＡＬｏ＋：ｉｃ　　ｄｅｓｉｇｎ　　５ｔ
ｒｕｃｔｕｒｅ　　ｆｏｒ　　ＬＳＩ　　Ｔｅ５ｔａｂ
ｉｌｉｔｙ）Ｊと題する論文中でＥ、　Ｂ、アイヒエル
ベルガーとＴ、ｌｉｌ。
ウィリアムスが記載しているように、ＬＳＳＤ規則は論
理回路の記憶素子に刻時構造を課し、これらの記憶素子
を互いに結合してシフ１へ・レジスタ走査径路を形成し
、記憶素子が全て試験入力点または入力点または出力点
としてアクセスできるようにしている。従って走査径路
を用いることによって、試験入力信号を導入し、あるい
は試験結果を観察することができる。どの記憶素子から
でも論理回路に入って試験信号を導入し、あるいは試験
結果を観察することができるため、試験に当っては組合
せおよび順序論理をずっと簡単な組合せ論理どして扱う
ことができ、それによって試験の生成と分析をかなり簡
単にすることができる。
ＬＳＳＤ規則の下では単一のまたは複数の走査径路を実
現することができる。Ｉ　Ｂ　Ｍ　Ｔｅｃｈｎｉｃａｌ
Ｄｉｓｃｌ、ｏｓｕｒｅ　Ｂｕｌｌ、ｅｔｉｎ　　１９
８０年５月号の５４１４頁に所載のＲ，Ａ、フェレティ
クの論文には、ＬＳＳＤ走査回路に単一径路動作モード
と複数径路動作モードの間でスイッチ切換するための制
御手段を付与することが示唆されている。
ＬＳＳＤを使用する場合、単一のスタック・フォルト・
モデル（ｓｔｕｃｋ−ｆａｕｌｔ；　ｍｏｄｅｌ）を使
用して。
回路に印加されるテスト・パターンを生成し、各テスト
後番；、出力応答を集めで、予め計算した「良い回路」
の応答と比較する。かがるスタック・フォールト試験生
成は、ＮＰ完全（Ｎｌ’−ｃｏｍｐｌｅｔｅ）と呼ばれ
るクラスの難しい数学的問題の１つである、ここで、、
ｒＮＰＪは非決定論的多項時間（ｎｏｎ−ｄｅｔｅｒｍ
ｉｎｉｓｔ；ｊｃ　ｐｏｌｙｎｏｍｉａｌ　ｔｉｍｅ）
を表し、　「完全」は、そのクラスのある問題に対する
解が全部に拡張できるごとを意味している。どのＮＰ完
全な問題でも、問題のサイズが増大するにつれて、可能
な解の数は目覚しく増える。すなわち試験生成計算機時
間は回路のサイズに共に指数関数的に増大するごどにな
る。この点からみると、計算機で最良のスタック・フォ
ールト試験アルゴリズムを実現できるのは、がなり小さ
なまたは簡単なネットワークについてだけであり、ＶＬ
Ｓ　Ｉチップおよびモジ：Ｌ−・−ルの回路密度の増大
につれてフォールト指向型のアプローチはひどく効果に
なると思われる。
自己試験をＬＳＳＤと一緒に利用することにより、テス
ト・パターンを生成し、試験を実施するのにかかる時間
を減少させることが、以前に指摘されている。自己試験
は、論理回路装置中に組み込まれた擬似ランダム・パタ
ーン発生器及び応答圧縮構造の使用を伴っている。かか
るパターン発生器と圧縮構造を使用すると、試験を生成
するのに必要な計算機時間が除かれ、一方これらの試験
素子を、論理を含む装置上に置くと、真人な数のテスト
パターンを妥当な時間中に回路に印加することが可能に
なる。これらの試験の際に使用可能な圧縮方法には、Ｆ
ＴＣ８，−５，１９７５年６月号、２１５−２１９頁所
載の論文「遷移カウンティングによる論理回路の試験（
Ｔｅｓｔｊ、ｎｇ　ＬｏｇｉｃＣｊ−ｒｃｕｉｔｓ　ｂ
ｙ　Ｔｒａｎｓｉｔｉｏｎ　Ｃｏｕｎｔｉｎｇ）でＪ、
　Ｐ、ヘイズが示唆したような、遷移カウンティングや
、また最近ではＲ，Ａ、フローラエルクがヒユーレット
・パラカード雑誌（Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ　
Ｊｏｕｒｎａｌ）第２８巻、１９７７年５月、２〜８頁
所載のｆサイン分析：新しいデジタル・フィールド・サ
ービス方法（Ｓｉｌｒｎａｔｕｒｅ　　Ａｎａｌｙｓｉ
ｓ　：　　Ａ　　Ｎｅｗ　　Ｄｉｇｉしａｌ　　Ｆｊｅ
ｌｄＳｅｒｖｉｃｅ　Ｍｅｔｈｏｄ）Ｊで記載している
ようなサイン分析が含才れる。
ローネマン、１１−ハ、ズヴイーホフは、１９７９年１
ト：Ｊ五Ｅ試験会議（ｉ９７９　　ＩＥＥＥ丁ｅｓｔ　
Ｃｏｎｆｅｒｅｎｃｅ）、チェリーヒル社。ニューシャ
ーシー州、１９７９年１０月刊、３７〜４１頁所載の論
文［組込み論理ブロック観察技術（Ｂｕｊ、１ｔ−ｉｎ
　Ｌｏｇｉｃ　Ｂ］、ｏｃｋ　０ｂｓｅｒｖａｔｉｏｎ
　Ｔｅｃｈｎｉｑｕｅｓ）及び■Ｅ　Ｅ　Ｅ固体回路雑
誌（Ｉ　Ｅ　Ｅ　Ｅ　　Ｊｏｕｒｎａｌ　ｏｆＳｏｌｉ
ｅ−５ｔａｔ、ｅ　　Ｃ１ｒｃｕｉｔｓ）Ｓ　　Ｃ−１
５巻　３　号、　　１９８０年６月、３１５〜３１９頁
所載の論文「複合デジタル集積回路用組込み試験（Ｂｕ
、１ｌｔ−ｉｎ　Ｔｅ５ｔ　ＦｏｒＣｏｍｐｌｅｘ　Ｄ
ｉｇｉｔａｌ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｊ、ｒｃｕｊ
、ｔｓ）４４−ランダム刺激徴候分析を実施するのに必
要な構造を、試験される回路装置中に組み込むことを記
載している。コ・−ネマン等の論文では、シフトレジス
タ走査径路を再構成して、自己試験徴候分析を実施する
′１．：めのランダム入力信号発生器としてもデータ圧
縮回路としても働く、直列接続された線形フイードバッ
ク・シフトレジスタ　（Ｌ、　Ｆ　Ｓ　Ｒ）回路を形成
する６回路の１つは、入力信号発生器として動作し、も
う１つは出力応答圧縮器として動作する。以後の試験中
にそれらの役割を逆にすることができる。しかし、ＬＦ
ＳＲ回路が自己試験中に同時に入力機能と出力機能の両
方を実行することはない。
［発明の概要］ 本発明によれば、ＬＳＳＤ規則を用いて設計された回路
において自己試験を行なうための新しい構成が提供され
る。この新しい構成では、回路モジュール上の各論理回
路チップのＬＳＳＤ走査経路は同じモジュール上の追加
の試験回路チップへ接続さｉｃる。試験回路チップは擬
似ランダム信号発生器、データ圧縮回路、及びスイッチ
ング回路を含み、スイッチング回路は、自己試験の際は
ランダム信号発生器とデータ圧縮回路の異なる膜相互間
に並列に走査経路を接続し、他の試験手段の際は走査経
路を一緒に直列に接続する。追加の試験回路はモジュー
ルへの１つの入力信号を必要とし、これにより、２つの
試験構成の間のスイッチングを行なう。徴候の発生はＬ
ＳＳＤ回路と同じタロツクを用いて達成される。更に徴
候の試験は最小の回路追加で達成される。
し、たがって本弁明の目的は自己試験を行なうための新
しい回路構成を提供することである。
他の１的はＬＳＳＤ設計規則及び回路を用いた自己試験
を提供することである。
他の目的は最小の追加回路で、ＬＳＳＤ設計規則を用い
て自己試験を行なうことである。
「実施例コ 第１図では、モジュール基板１２の上面に、複数の半導
体論理回路チップ１０が配列され、論理機能を実行する
ために配線ネットによって基板１２内で相互接続されて
いる。基板１２の下側には、回路板１４中に差し込まれ
る接続ピンが含まれており、この回路板は回路板１４内
の回路で相互接続された複数のかかる基板１２を保持し
ている。
回路チップ上の記憶素子または回路は、全てシフト・レ
ジスタラッチ（ＳＲＬ）である。
第２図に示すように、１つのＳＲＬは、データ入力ラッ
チ（Ｌｌ）と、システムまたはシフトレジスタの動作で
使用するための第２のラッチ（Ｌｌ）の２つのラッチを
含んでいる。
ラッチＬ１は、１つまたは複数のシステム・クロック（
±Ｃｉ）、極性保持データ入力（±Ｄｉ）、セラ１〜入
力（±８１）、リセツ１−人力（ゴ：Ｒ１）走査データ
入力（±Ｔ）、シフＩ−Ａクロック入力（±Ａ）が与え
られる。ラッチＬ２には、ラッチＬ１の＋Ｌ１出力及び
シフトロクロック入力（±Ｂ）だけが与えられる。
システム・データ出力はランチＬ１から（±Ｌ１）、ラ
ンチＬ２から（±Ｌ２）またはランチＬＪ及びＬｌの両
方から取り出すことができる。試験用のシフト・レジス
タ・データないし走査径路を与えるためには、ラッチＬ
２からの少なくとも１つの出力を使用しなければならな
い。第１図の論理回路チップ１０上の全てのＳＲＬは、
互いに接続されて、１つあるいは複数の走査径路となっ
ている。
システム・クロック（±ＣＩまたは−Ｃｉ入力）は、各
システム・クロックが「オフ」状態のときシステム・デ
ータ入力のどれもがラッチ上１内の記憶データに影響を
与えないように、対応するシステノ、・データ入力を制
御する。あるシステム・クロックが「オン」であり、そ
の他のシステム・タロツクとシフトＡ・タロツクが「オ
フ」の場合は、対応するシステム・データ入力がランチ
Ｌ１の状態を決定する。
シフトＡ・クロックが「オンｊであり、各システム・り
１］ツクが１オフ」の場合、走査データ入力（±１）が
ランチＬ１の状態を決定する。
シフトＩ３・クロックがｒオン」の場合は、ラッチＬ２
はラッチＬ１に記憶されたデータを取る。
シフｌ−Ａ・クロックが「オン」、シフトＢ・クロック
が「オン」、システム・クロックＣｔが［オフ」の場合
、Ｌ１ラッチとＬ２ラッチは、走査データ入力（±Ｉ）
の値に従う。
チップｌＯ上の論理回路は、Ｌ　Ｓ　Ｓ　Ｄ規則ないし
制限を用いて設訂される。すなわち、第３図に示すよう
にチップ上の全ての５ＲＬ１６は、チップ上の論理機能
の入力及び出力とは独立な入力及び出力をもつシフト・
レジスタ走査径路１８を形成し、データ入力及び出方と
は無関係にこの径路を通してデータをラッチ１６に入れ
またそこから移動することができる。その上、各ＳＲＬ
’１６は組合せ論理回路２０によって互いに分離されて
いる。上記に指摘したように、ラッチ１６の試験及び分
離のためのこの分離した走査経路の配置シこより、複数
な順序及び組合せ論理回路を、ラッチ回路の入力と出力
を用いてより簡単な組合せ論理回路２０として分析する
ことができる。
上で指摘したように、ＬＳＳＤ走査径路を有する。論理
回路においては、ランダム刺激及び徴候分析を用いて自
己試験を行なうことができるのが非常に望ましい。第４
図に示すように、これはシフ１〜・レジスタ・シーケン
ス発生器（Ｓ　Ｒ８Ｇ）とも呼ばれる擬似ランダム・パ
ターン発生器２２及び多重入力徴候レジスター（ＭＩＳ
Ｒ）２４を設けることにより達成される。これらはモジ
ュープ１０ｔ　　（第１図）に設けられる。
第５図は５Ｒ３Ｇ２２及びＭＩＳＲ２４（７）任意の２
つの中間段ｊ及びｊ＋１の回路図を示している。第５図
には２つの段しか示されていないが全ての段は同じであ
り、そして、チップ１０ａ〜１０１１の走査経路１８ａ
〜１８ｎをそれらの間に並列に接続し・、テスト・シー
ケンスを与え、また自己試験分析のためにデータを収集
し圧縮する。
第４図および第５図に示されるように、チップ１　ｆ）
　ｊの走査経路１８の出力１９ｊはＡＮＤ回路２６ｊを
介してＭＩｓＲ２４の排他的ＯＲ回路３６ｊに送られる
とともにＡＮＤ回路３０ｊに送られる。ΔＮ　ｌ）回路
３０ｊはＯＲ回路３２ｊを介して、次のチップ１０ｊ＋
１の走査経路１８ｊ＋１のための走査入力ＳＩ　　ｊ＋
］へ六カ信号を結合する。
Ｍ　Ｉ　Ｓ　ｌ’ｔ　２４の各段３４は直列に接続され
た排他的ＯＲ回路３６及び５ＲＬ３８を含む。ｎ段ＭＩ
ＳＲはＭ　Ｉ　Ｓ　Ｒのｎ番目の段をＭＩＳＲの最初の
段に接続するフィードバック・ループを含み、これによ
り、データがＭＩＳＲを介して段から段へステップ移動
するとき出力段のデータはループし入力段を介して送ら
れる。このようなＭＩＳＲの構成は第７図に詳細に示さ
れている。典型的な用途ではｎは１００またはそれ以上
であり、ｎディジットの徴候を与える。゛ ５Ｒ８Ｇは基板上の各チップ１０ごとに５ＲＬ４０を含
む。これらのＳＲＬ段は第６図に示されるような線形フ
ィードバック・シフト・レジスタ（ＬＦＳＲ）に互いに
接続される。第６図においてｈｊは原始多項式を実行す
るための接続の有無を表わす（Ｈａ七り、　Ｃｏｍｐｕ
七、Ｖｏｌ、２７、Ｈａ　１２４、○ｃｔｏｂｅｒ　　
１９７３　、　ｐ　、　９７７〜９８０、Ｖ。
５ｔａｈｕｋｕ著、”Ｐｒ１ｍ１ｔｉｖｅ　Ｂｉｎａｒ
ｙ　Ｐｏｌｙｎｏｍｉａｌｓ”参照）。このようなシフ
ト・レジスタは数字の反復を含まない、２ｎ−１個の数
字のｎディジット・ガロア体シーケンスを発生する。シ
ーケンスの実際の長さ及び数字のディジット数はシフト
・レジスタの段の数、換言すれば基板上のチップ１０の
数に依存する。典型的には１００より多数のチップが設
けられる。５ＲＬ３８．４０はシステム・データ入力を
持たない、第２図と同様の走査専用ＳＲＬである。他の
５Ｒ８Ｇ構成、例えば、［’ｒｏｃｅｅｄｉｎＩＨｓ　
３ｒｄ　Ａｎｎｕａｌ　Ｐｒ１ｎｃｅ七ｏｎ　Ｃｏｎｆ
ｅｒｅｎｃｅ。
Ｉｎｆｏｒｎ＋ａｔ；ｉｏｎ　５ｃｊ−ｅｎｃｅｓ　ａ
ｎｄ　Ｓｙｓｔｅｍｓ＋Ｍａｒｃｈ　　１９〔：９、Ｍ
、　Ｙ、　Ｈｓｉａｏによる論文”Ｇｅｎｅｒａｔｉｎ
ｇＰＮＳｅｑｕｅｎｃｅｓ　ｉｎ　’Ｐａｒａｌｌｅｌ
”に述べられているようなＬ　Ｌ”　Ｓ　Ｒを使用可能
である。
自己試験回路チップＬｏｔのための制御端子は夫々のＡ
、　Ｎ　Ｄ回路２６に接続された異なったチップ選択端
子４２と単一の試験モード端子４４を含み、試験モード
端子４４はＡＮＤゲー１〜５０に接続されると共にイン
バータ４６を介してＡＮＤゲート３０に接続される。し
たがって、全てのチップ選択人力４２が低レベルで、試
験モード端子４４が低１）・ベルの場合は、全てのチッ
プの走査経路はＡ　Ｎ　Ｉ）回路３０により直列回路に
接続される。
全てのチップ選択入力４２が高レベルで、試験モ・−ド
入力４４が高レベルの場合は、モジュール１２の全ての
チップの走査経路１８は自己試験手順のため５Ｒ８Ｇ２
２とＭ　Ｉ　ＳＲ２４との間に並列に接続される。診断
のためにあるチップの走査経路を自己試験から外す場合
は、試験モード入力が高レベルの間に種々の個々のチッ
プ選択人力４２が低レベルのままにされる。
第３図に示されているチップでは、走査経路１８の５Ｒ
Ｌ１６は５ＲＬ１６によって区切られた論理回路組合わ
せ２０を試験するのに用いられ、１つのＳ　ＲＬから供
給される入力は別のＳＲＬから取られる出力に影響を与
える。チップ」二にＳＲＬ入力あるいはＳＲＬ出力を持
たない回路５２．５４は基板上の他のチップからかかる
Ｓ　ＲＬ入力あるいはＳ　ＲＬ出力を受取る。しかしこ
の分析を基板１２に拡張したときは、基板上のある回路
部分は試験回路によってカバーされなくなる。
第８図に示されるように、モジュール上の回路部分５６
．５８はモジュール上のＭＩＳＲ，５Ｒ８Ｇ、ＳＲＬに
よって十分にカバーされない。このため、モジュールに
は、モジュールをシステム環境外で試験する際にモジュ
ールを完全にカバーできるようにするための回路を含む
試験ソケットが設りられる。
モジュールの入力ピンは追加のシフｌ−レジスタ・シー
ケン；ｌ、発生器５Ｒ８Ｇ６０によって駆動され、回路
５８からの試験応答は追加の多重入力徴候レジスタＭ　
、Ｉ　Ｓ’　Ｒ６２によって圧縮される。
これらのＳＲ’５Ｇ６０．ＭＩＳＲ６２は５Ｒ３Ｇ２２
、Ｍ　Ｉ　Ｓ　Ｒ２４と同じく構成される。ＳＲ８Ｇ　
６０は擬似ランダム２進数試験信号をモジュール１４に
与え、Ｍ　Ｉ　ＳＲ６２は応答を圧縮する。
試験ソゲツｌ〜は試験タイミング信号発生器６４も含み
、これは、第２図のシステム・クロックに相当するマシ
ン・タロツク（ＭＣ）、シフト・クロッグＡＢ、並びに
５Ｒ３Ｇ６０およびＭＩＳＲ６２のためのクロックを与
える。制御回路６６はＭＩ　Ｓ　Ｒ２４，６２，５Ｒ８
Ｇ２２．６０及びＳＲＬを初期設定する。最後に、比較
器６８．７０はＭ　Ｉ　Ｓ　Ｒ２４，６２の出力と、良
いモジュールの徴候を表わす記憶基準値７２．７４とを
別々に比較する。
自己試験モードの動作では、ＬＳＳＤシフト・クロック
±Ａ、±Ｂは並列なＳＲ，５Ｇ２２、ＳＲｒ、１６、Ｍ
　Ｉ　Ｓ　Ｒ，２４を共通に駆動する。５ＲＬＪ６には
、シフ１〜・クロックＡ、Ｂにより５Ｒ８Ｇ２２から擬
似ランダム・パターンがロードされる。５ＲＳＧ６０は
新しい擬似ランダム・パターンでモジュール入力を駆動
するため１回以上クロック付勢される。次にマシン・ク
ロック（ＭＣ）が、５ＲＬ１６内のパターンに対する論
理応答を捕捉するために循環的に付勢され、またＭＩＳ
Ｒ６２がモジュール出力における応答を捕捉するため１
度クロック付勢される。５ＲＬ１６はこのとき試験結果
を含み、Ａ、Ｂクロックにより再び付勢されてその内容
をＭＩＳＲ２４へ並列にアンロードし、一方５Ｒ８Ｇ２
２は次の擬似ランダム・パターンのセットを同時にＳ　
ＲＬヘロードする。
試験の合格、不合格の表示はＭＩＳＲ２４，６２に残っ
ている徴候と期待される基準値７２．７４とを比較回路
６８．７０で比較することによって最後の試験の後に得
られる。
モジュールの各論理チップ上の５ＲＬ１６の数は変わり
、ある論理チップはＳＲＬを全然持たないこともある。
試験モードにおいてモジュール上の全てのＳＲ，Ｌｉ２
をロードするのに必要なシフ１−・クロック・サイクル
の数は論理チップ１０のどれかにおける最長のシフＩ〜
レジスタ・ストリング走査経路１８におけるＳ　ＲＬの
数に等しい。この場合、短い走査経路にロードされてい
るランダム・パターンはＭＩ　ＳＲにオーバフローする
ことになるが、最終のＭＩ　ＳＲ徴候の正確性に影響し
ない。ＳＲＬを持たない論理チップは純粋な組合せ論理
を含むはずであり、その回りのチップから与えられる刺
激によって試験される。
かかる試験の開始前にモジュールは初期設定される必要
がある。初期設定手段はモジュール及び試験ソケツ１〜
を反復可能な状態に設定して自己試験を開始できるよう
に準備する。モジュール及び試験ソケットのパワー・ア
ップの後、モジュールの全てのｓ　ｘ＜　ｒ、に反復可
能なパターンがロードされる。反復可能なパターンをロ
ードするための１つの使用可能な手順はモジュールのシ
フトレジスタ・スキャン・イン・ビンに一定の論理１を
印加し、そのストリングをロードするに十分なだけＡ、
Ｂクロック・サイクルを走らせることである。代替的に
は、フラッシュ動作を用い、そして両方のシフト・クロ
ックＡ、Ｂをオンに保って、スキャン・イン入力」二の
論理値をシフトレジスタ・ストリングに流すことによっ
ても、反復可能な状態にセットできる。試験回路チップ
上のＭＩＳＲ，５Ｒ８Ｇはそれらの走査経路を用いて同
様に初期設定される。ＭＩＳＲは任意のパターン（オー
ル・ゼロでもンで初期設定されるが、５Ｒ８Ｇは非ゼロ
・パターンでロードされる必要がある。最後にソケット
回路（モジュール入力を駆動する５Ｒ８Ｇ及びモジュー
ル出力によって駆動されるＭＩＳＲ）はＭＩＳＲパター
ン及び非ゼロ・パターンで初期設定される。初期設定で
重要なことは、任意のラッチに記憶される実際の論理値
を知ることにあるのではなく、その都度同じ初期設定パ
ターンを反復で２！ることにある。
システムのＳＲＬを上述のように初期設定することは不
必要である。ＳＲ，Ｌは第１の”試験パターンの伝送時
に５Ｒ８Ｇからの反復可能な状態で口・−ドされる。し
かし、もしＳＲＬが初期化されなければ、モジュール・
パワー・オン時に設定されるＳ　Ｒ，Ｌの反復不可能な
状態が最初の試験でＭＩＳ　Ｒにスキャン・インされ、
最終のＭＩＳＲ徴候に予測不可能な影響を与える。この
エラーは最初の試験走査動作の期間に全てのチップ選択
信号をオフにすることにより回避できる。もつと簡単な
手順はジノ、テムＳ　ＲＬを上述のように初期設定する
ことである。
初期設定パターンがＳＲＬにスキャン・インされた後、
モジュール１４は初期設定制御回路６６により十試験モ
ード、及び試験回路チップ１０ｔへのチップ選択線のレ
ベルを上げることによって自己試験モードの動作におか
れる。次にシフトＡ及びシフトＢのクロックが、モジュ
ール上の論理チップのどれかにおける最長ストリング内
の５ＲＬ１６の数だけのサイクル数の間、シフト・クロ
ックＡから開始して、交互に駆動される。この動作によ
り、各システム５ＲＬ１．６には新しい擬似ランダム試
験データがロードされ、同時に走査経路１８の前の内容
はＭＩＳＲにスキャン・インされる。次いで、ＳＲＬの
試験結果を捕捉するためマシン・タロツク（ＭＣ）が循
環的に駆動される。
試験はこのようにして続けられ、最後の試験応答がＭＩ
ＳＲに読込まれたとき徴候の完了となる。
このようにして実行され分析される試験パターンの数は
反復可能性を保証するため精密に制御される必要がある
。１つの方法は試験ソケット回路にカウンタ７６を設け
、カウンタ７６が所定のＡ、Ｂ（あるいはマシン・クロ
ック）サイクル数を数えたとき試験を停止させることで
ある。代替方法は５Ｒ３Ｇ２２の個々の段によって駆動
される試験モジュール１４にＡＮＤゲートを設け、５Ｒ
８Ｇの状態がそのＡＮＤを満たす値になったとき試験を
停止させることである。
最後の走査動作後ＭＩＳＲに残っている徴候と所定の期
待された徴候との比較は、上述したように、ＭＩＭＲの
走査能力を利用して最終の徴候を比較器６８へオフロー
ドすることによ一すモジュール外で、あるいはＭＩ　Ｓ
Ｒの各段の出力によって駆動されるＡＮＤゲートを用い
てモジュール上で行なうことができる。
上では、回路モジュールがシステム環境の外にある場合
の試験について説明したが、システム環境内にあるとき
は、モジュール・ソケットと関連する回路によって行な
われる機能をシステム自体によ゛つて行なうことができ
る。
【図面の簡単な説明】
第１図は回路モジュールの平面図、第２図は典型的ＬＳ
ＳＤシフｊ・・レジスタ・ラッチの回路図、第３国はＬ
ＳＳＤＳＳ上・レジスタ・ラッチの走査経路をきむ回路
チップの概略図、第４図は本発明による走査経路構成の
ブロック図、第５図は第４図で用いられるランダム信号
発生器及びデータ圧縮回路の２段分の回路図、第６図は
第４図で用いられるランダム信号発生器の論理図、第７
図は第４図で用いられるデータ圧縮回路の論理図、及び
第８図は本発明と共に用いられる試験付属回路の概略図
である。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　　　岡　　１）　次　　生（外１名） ＦＩＧ、２ ５ＩｊＨＳｌｊ→２ ＦＩＧ、６ ＦＩＧ、７

Claims (1)

  1. 【特許請求の範囲】 個々の論理ユニット上の記憶回路が、論理回路試験用の
    シフト・レジスター走査経路を形成するように一緒に結
    合され前記論理回路が論理機能を実行しているときは前
    記走査経路を禁止するように分離される、組合せおよび
    順序論理回路において、自己試験のための試験シーケン
    スを発生する多段発生手段および論理回路の応答を圧縮
    する多段データ圧縮手段を用いて自己試験する装置にし
    て、 多段ランダム信号発生手段および多段データ圧縮手段を
    含む試験回路ユニット手段と、前記論理ユニットの走査
    経路を前記試験回路ユニット手段に結合する手段と、前
    記多段ランダム信号発生手段と前記多段データ圧縮手段
    の異なる膜相互間に複数の並列な経路を形成するように
    前記走査経路を結合する論理手段とを有する自己試験装
    置。
JP58171425A 1982-11-08 1983-09-19 自己試験可能な論理回路装置 Granted JPS5988664A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/440,065 US4503537A (en) 1982-11-08 1982-11-08 Parallel path self-testing system
US440065 1995-05-12

Publications (2)

Publication Number Publication Date
JPS5988664A true JPS5988664A (ja) 1984-05-22
JPH0150874B2 JPH0150874B2 (ja) 1989-10-31

Family

ID=23747271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58171425A Granted JPS5988664A (ja) 1982-11-08 1983-09-19 自己試験可能な論理回路装置

Country Status (4)

Country Link
US (1) US4503537A (ja)
EP (1) EP0108255B1 (ja)
JP (1) JPS5988664A (ja)
DE (1) DE3371257D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158373A (ja) * 1987-09-14 1989-06-21 Texas Instr Inc <Ti> 解析装置
JP2014185981A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体集積回路および半導体集積回路の自己テスト方法

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575674A (en) * 1983-07-01 1986-03-11 Motorola, Inc. Macrocell array having real time diagnostics
US4567593A (en) * 1983-10-06 1986-01-28 Honeywell Information Systems Inc. Apparatus for verification of a signal transfer in a preselected path in a data processing system
GB8327753D0 (en) * 1983-10-17 1983-11-16 Robinson G D Test generation system
US4594711A (en) * 1983-11-10 1986-06-10 Texas Instruments Incorporated Universal testing circuit and method
US4597080A (en) * 1983-11-14 1986-06-24 Texas Instruments Incorporated Architecture and method for testing VLSI processors
US4639919A (en) * 1983-12-19 1987-01-27 International Business Machines Corporation Distributed pattern generator
US4608691A (en) * 1984-03-19 1986-08-26 The Singer Company Signature analyzer card
US4658400A (en) * 1984-06-07 1987-04-14 Trilogy Computer Development Partners, Ltd. WSI tester
US4779273A (en) * 1984-06-14 1988-10-18 Data General Corporation Apparatus for self-testing a digital logic circuit
US4701917A (en) * 1984-06-20 1987-10-20 Jones Thomas M Diagnostic circuit
GB8432533D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Integrated circuits
DE3580909D1 (de) * 1985-01-04 1991-01-24 Ibm Deutschland Pruef- und diagnoseeinrichtung fuer digitalrechner.
US4715034A (en) * 1985-03-04 1987-12-22 John Fluke Mfg. Co., Inc. Method of and system for fast functional testing of random access memories
US4801870A (en) * 1985-06-24 1989-01-31 International Business Machines Corporation Weighted random pattern testing apparatus and method
US4745355A (en) * 1985-06-24 1988-05-17 International Business Machines Corporation Weighted random pattern testing apparatus and method
US4710931A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Partitioned scan-testing system
US4701921A (en) * 1985-10-23 1987-10-20 Texas Instruments Incorporated Modularized scan path for serially tested logic circuit
US4710933A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Parallel/serial scan system for testing logic circuits
US5032783A (en) * 1985-10-23 1991-07-16 Texas Instruments Incorporated Test circuit and scan tested logic device with isolated data lines during testing
US4698588A (en) * 1985-10-23 1987-10-06 Texas Instruments Incorporated Transparent shift register latch for isolating peripheral ports during scan testing of a logic circuit
US4680761A (en) * 1986-01-30 1987-07-14 Burkness Donald C Self diagnostic Cyclic Analysis Testing System (CATS) for LSI/VLSI
JPH0691140B2 (ja) * 1986-07-11 1994-11-14 日本電気株式会社 半導体集積回路
US4817093A (en) * 1987-06-18 1989-03-28 International Business Machines Corporation Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure
US4897842A (en) * 1987-11-05 1990-01-30 Ampex Corporation Integrated circuit signature analyzer for testing digital circuitry
JPH01132979A (ja) * 1987-11-17 1989-05-25 Mitsubishi Electric Corp テスト機能付電子回路
JPH01270683A (ja) * 1988-04-22 1989-10-27 Mitsubishi Electric Corp 半導体集積回路
US4974184A (en) * 1988-05-05 1990-11-27 Honeywell Inc. Maximum length pseudo-random test pattern generator via feedback network modification
US4996691A (en) * 1988-09-21 1991-02-26 Northern Telecom Limited Integrated circuit testing method and apparatus and integrated circuit devices for use therewith
US4894800A (en) * 1988-09-23 1990-01-16 Honeywell, Inc. Reconfigurable register bit-slice for self-test
US5042034A (en) * 1989-10-27 1991-08-20 International Business Machines Corporation By-pass boundary scan design
EP0454320B1 (en) * 1990-04-20 1995-12-13 Texas Instruments Incorporated Scan test circuit for use with multiple frequency circuits
US5185745A (en) * 1990-05-14 1993-02-09 Prime Computer, Inc. Scan path diagnostic method
US5524082A (en) * 1991-06-28 1996-06-04 International Business Machines Corporation Redundancy removal using quasi-algebraic methods
US5331643A (en) * 1991-09-04 1994-07-19 International Business Machines Corporation Self-testing logic with embedded arrays
US5422833A (en) * 1991-10-30 1995-06-06 Xilinx, Inc. Method and system for propagating data type for circuit design from a high level block diagram
US5301199A (en) * 1991-12-16 1994-04-05 Nippon Telegraph And Telephone Corporation Built-in self test circuit
US5412665A (en) * 1992-01-10 1995-05-02 International Business Machines Corporation Parallel operation linear feedback shift register
US5349587A (en) * 1992-03-26 1994-09-20 Northern Telecom Limited Multiple clock rate test apparatus for testing digital systems
TW211094B (en) * 1992-04-30 1993-08-11 American Telephone & Telegraph Built-in self-test network
US5471481A (en) * 1992-05-18 1995-11-28 Sony Corporation Testing method for electronic apparatus
US5416783A (en) * 1993-08-09 1995-05-16 Motorola, Inc. Method and apparatus for generating pseudorandom numbers or for performing data compression in a data processor
US5619512A (en) * 1993-11-08 1997-04-08 Nippondenso Co., Ltd. Integrated circuit having self-testing function
JPH07271594A (ja) * 1994-03-31 1995-10-20 Mitsubishi Electric Corp ファジー開発支援装置
US5642362A (en) * 1994-07-20 1997-06-24 International Business Machines Corporation Scan-based delay tests having enhanced test vector pattern generation
US5517515A (en) * 1994-08-17 1996-05-14 International Business Machines Corporation Multichip module with integrated test circuitry disposed within interposer substrate
US5831992A (en) * 1995-08-17 1998-11-03 Northern Telecom Limited Methods and apparatus for fault diagnosis in self-testable systems
US5825785A (en) * 1996-05-24 1998-10-20 Internaitonal Business Machines Corporation Serial input shift register built-in self test circuit for embedded circuits
JP3614993B2 (ja) * 1996-09-03 2005-01-26 株式会社ルネサステクノロジ テスト回路
US6028983A (en) * 1996-09-19 2000-02-22 International Business Machines Corporation Apparatus and methods for testing a microprocessor chip using dedicated scan strings
CA2219847C (en) * 1996-11-20 2000-10-03 Logicvision, Inc. Method and apparatus for scan testing digital circuits
US6061818A (en) * 1997-05-08 2000-05-09 The Board Of Trustees Of The Leland Stanford Junior University Altering bit sequences to contain predetermined patterns
KR100292821B1 (ko) * 1997-09-08 2001-06-15 윤종용 병렬 시그너츄어 압축 회로
KR100261019B1 (ko) * 1997-09-08 2000-07-01 윤종용 시그너츄어 압축 방법 및 회로
US5983380A (en) * 1997-09-16 1999-11-09 International Business Machines Corporation Weighted random pattern built-in self-test
CA2226061C (en) 1997-12-31 2002-05-28 Logicvision, Inc. Method and apparatus for controlling power level during bist
US6966021B2 (en) 1998-06-16 2005-11-15 Janusz Rajski Method and apparatus for at-speed testing of digital circuits
DE19832307C2 (de) * 1998-07-17 2000-09-21 Siemens Ag Integrierte Schaltung mit einer Selbsttesteinrichtung
US6122760A (en) * 1998-08-25 2000-09-19 International Business Machines Corporation Burn in technique for chips containing different types of IC circuitry
DE19941099A1 (de) * 1999-08-30 2001-03-29 Infineon Technologies Ag Programmgesteuerte Einheit und Verfahren zum Erkennen und/oder Analysieren von Fehlern in programmgesteuerten Einheiten
US6684358B1 (en) * 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US8533547B2 (en) * 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6327687B1 (en) * 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US6874109B1 (en) 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
US7493540B1 (en) 1999-11-23 2009-02-17 Jansuz Rajski Continuous application and decompression of test patterns to a circuit-under-test
WO2001039254A2 (en) * 1999-11-23 2001-05-31 Mentor Graphics Corporation Continuous application and decompression of test patterns to a circuit-under-test
US6353842B1 (en) 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
US6557129B1 (en) 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
JP2001166009A (ja) 1999-12-14 2001-06-22 Matsushita Electric Ind Co Ltd 診断機能を有する半導体集積回路
US6654920B1 (en) * 1999-12-20 2003-11-25 Texas Instruments Incorporated LBIST controller circuits, systems, and methods with automated maximum scan channel length
US6591388B1 (en) 2000-04-18 2003-07-08 International Business Machines Corporation High speed sink/source register to reduce level sensitive scan design test time
US6507925B1 (en) * 2000-05-18 2003-01-14 Sun Microsystems, Inc. Spatial and temporal alignment of a scan dump for debug of scan-based designs
DE10038327A1 (de) * 2000-08-05 2002-02-14 Philips Corp Intellectual Pty Integrierter Schaltkreis mit Selbsttest-Schaltung
US6760873B1 (en) * 2000-09-28 2004-07-06 Lsi Logic Corporation Built-in self test for speed and timing margin for a source synchronous IO interface
US6763489B2 (en) 2001-02-02 2004-07-13 Logicvision, Inc. Method for scan testing of digital circuit, digital circuit for use therewith and program product for incorporating test methodology into circuit description
US7007213B2 (en) * 2001-02-15 2006-02-28 Syntest Technologies, Inc. Multiple-capture DFT system for detecting or locating crossing clock-domain faults during self-test or scan-test
US6738939B2 (en) * 2001-05-21 2004-05-18 Intel Corporation Method and apparatus for fault tolerant and flexible test signature generator
US6950974B1 (en) * 2001-09-07 2005-09-27 Synopsys Inc. Efficient compression and application of deterministic patterns in a logic BIST architecture
JP2003121499A (ja) * 2001-10-09 2003-04-23 Hitachi Ltd 組込みテスト機能付き半導体集積回路、テストコード生成プログラムから成る電子設計データを保存する記憶媒体、該半導体集積回路のテスト方法、テストコード生成自動化方法及びそのプログラム
US20030084390A1 (en) * 2001-10-26 2003-05-01 Mentor Graphics Corporation At-speed test using on-chip controller
US6959409B2 (en) * 2001-10-26 2005-10-25 Abdel-Wahid Mohammed Ali Abdel Design for test of analog module systems
US7644333B2 (en) * 2001-12-18 2010-01-05 Christopher John Hill Restartable logic BIST controller
US9062710B2 (en) 2013-02-05 2015-06-23 Schaeffler Technologies AG & Co. KG Combined load rolling bearing
US7552373B2 (en) 2002-01-16 2009-06-23 Syntest Technologies, Inc. Method and apparatus for broadcasting scan patterns in a scan-based integrated circuit
US7412637B2 (en) * 2003-01-10 2008-08-12 Syntest Technologies, Inc. Method and apparatus for broadcasting test patterns in a scan based integrated circuit
US7412672B1 (en) 2002-01-16 2008-08-12 Syntest Technologies, Inc. Method and apparatus for broadcasting scan patterns in a scan-based integrated circuit
DE10209078A1 (de) * 2002-03-01 2003-09-18 Philips Intellectual Property Integrierter Schaltkreis mit Testschaltung
US6745359B2 (en) 2002-06-06 2004-06-01 Logicvision, Inc. Method of masking corrupt bits during signature analysis and circuit for use therewith
US7234092B2 (en) * 2002-06-11 2007-06-19 On-Chip Technologies, Inc. Variable clocked scan test circuitry and method
US6983407B2 (en) * 2002-06-14 2006-01-03 International Business Machines Corporation Random pattern weight control by pseudo random bit pattern generator initialization
KR100487946B1 (ko) * 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
US20040153926A1 (en) * 2002-10-30 2004-08-05 Abdel-Hafez Khader S. Method and apparatus for testing asynchronous set/reset faults in a scan-based integrated circuit
US7131046B2 (en) * 2002-12-03 2006-10-31 Verigy Ipco System and method for testing circuitry using an externally generated signature
US7240260B2 (en) 2002-12-11 2007-07-03 Intel Corporation Stimulus generation
DE10351442A1 (de) * 2002-12-20 2004-07-01 Robert Bosch Gmbh Vorrichtung und Verfahren zur Bildung einer Signatur
US7721173B2 (en) * 2003-01-10 2010-05-18 Syntest Technologies, Inc. Method and apparatus for broadcasting scan patterns in a scan-based integrated circuit
US7200784B2 (en) * 2003-01-24 2007-04-03 On-Chip Technologies, Inc. Accelerated scan circuitry and method for reducing scan test data volume and execution time
US7302624B2 (en) * 2003-02-13 2007-11-27 Janusz Rajski Adaptive fault diagnosis of compressed test responses
WO2004072660A2 (en) 2003-02-13 2004-08-26 Mentor Graphics Corporation Compressing test responses using a compactor
US7437640B2 (en) * 2003-02-13 2008-10-14 Janusz Rajski Fault diagnosis of compressed test responses having one or more unknown states
US7509550B2 (en) * 2003-02-13 2009-03-24 Janusz Rajski Fault diagnosis of compressed test responses
US6961886B2 (en) * 2003-04-16 2005-11-01 International Business Machines Corporation Diagnostic method for structural scan chain designs
DE10338922B4 (de) * 2003-08-20 2016-07-14 Infineon Technologies Ag Elektrische Diagnoseschaltung sowie Verfahren zum Testen und/oder zur Diagnose einer integrierten Schaltung
US7574640B2 (en) * 2003-09-05 2009-08-11 Intel Corporation Compacting circuit responses
DE602004009817T2 (de) * 2003-09-19 2008-08-21 Nxp B.V. Elektronische schaltung mit einem geheimen submodul
US7260757B2 (en) 2003-11-25 2007-08-21 International Business Machines Corporation System and method for testing electronic devices on a microchip
US7415678B2 (en) 2005-11-15 2008-08-19 Synopsys, Inc. Method and apparatus for synthesis of multimode X-tolerant compressor
CN101405609B (zh) 2006-02-17 2012-11-14 明导公司 多级测试响应压缩器
US7797599B2 (en) * 2006-09-27 2010-09-14 Verigy (Singapore) Pte. Ltd. Diagnostic information capture from logic devices with built-in self test
US20080098269A1 (en) * 2006-09-29 2008-04-24 Bhavsar Dilip K Mechanism for concurrent testing of multiple embedded arrays
US7669100B2 (en) * 2007-03-08 2010-02-23 Freescale Semiconductor, Inc. System and method for testing and providing an integrated circuit having multiple modules or submodules
US7949921B2 (en) * 2007-09-21 2011-05-24 Synopsys, Inc. Method and apparatus for synthesis of augmented multimode compactors
US7882409B2 (en) * 2007-09-21 2011-02-01 Synopsys, Inc. Method and apparatus for synthesis of augmented multimode compactors
US7895490B2 (en) * 2008-05-20 2011-02-22 International Business Machines Corporation Method and system for testing an electronic circuit to identify multiple defects
US8862955B2 (en) 2010-12-29 2014-10-14 Stmicroelectronics S.R.L. Apparatus for at-speed testing, in inter-domain mode, of a multi-clock-domain digital integrated circuit according to BIST or SCAN techniques
US20120191388A1 (en) * 2011-01-25 2012-07-26 Analog Devices, Inc. Diagnostic method to check for stuck bits in storage registers of safety-critical systems
US9261568B2 (en) 2011-02-07 2016-02-16 Analog Devices, Inc. Diagnostic method to monitor battery cells of safety-critical systems
US10345369B2 (en) 2012-10-02 2019-07-09 Synopsys, Inc. Augmented power-aware decompressor
US10031181B1 (en) * 2015-06-18 2018-07-24 Marvell Israel (M.I.S.L.) Ltd. Integrated circuit package receiving test pattern and corresponding signature pattern
US10380303B2 (en) 2015-11-30 2019-08-13 Synopsys, Inc. Power-aware dynamic encoding
US10184980B2 (en) 2016-09-06 2019-01-22 Texas Instruments Incorporated Multiple input signature register analysis for digital circuitry
US10613142B2 (en) 2017-02-22 2020-04-07 International Business Machines Corporation Non-destructive recirculation test support for integrated circuits
US10585142B2 (en) 2017-09-28 2020-03-10 International Business Machines Corporation Functional diagnostics based on dynamic selection of alternate clocking
CN109145517B (zh) * 2018-10-08 2022-10-28 华大恒芯科技有限公司 一种芯片设计工程改变命令eco方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55123744A (en) * 1979-03-15 1980-09-24 Nec Corp Logic integrated circuit easy to check
JPS55123745A (en) * 1979-03-15 1980-09-24 Nec Corp Logic integrated circuit easy to check
JPS55123743A (en) * 1979-03-15 1980-09-24 Nec Corp Logic integrated circuit easy to check
JPS56145370A (en) * 1980-03-25 1981-11-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Logic circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4071902A (en) * 1976-06-30 1978-01-31 International Business Machines Corporation Reduced overhead for clock testing in a level system scan design (LSSD) system
US4051353A (en) * 1976-06-30 1977-09-27 International Business Machines Corporation Accordion shift register and its application in the implementation of level sensitive logic system
US4192451A (en) * 1978-05-30 1980-03-11 Tektronix, Inc. Digital diagnostic system employing signature analysis
DE2842750A1 (de) * 1978-09-30 1980-04-10 Ibm Deutschland Verfahren und anordnung zur pruefung von durch monolithisch integrierten halbleiterschaltungen dargestellten sequentiellen schaltungen
US4225957A (en) * 1978-10-16 1980-09-30 International Business Machines Corporation Testing macros embedded in LSI chips
US4244048A (en) * 1978-12-29 1981-01-06 International Business Machines Corporation Chip and wafer configuration and testing method for large-scale-integrated circuits
US4312066A (en) * 1979-12-28 1982-01-19 International Business Machines Corporation Diagnostic/debug machine architecture
US4377757A (en) * 1980-02-11 1983-03-22 Siemens Aktiengesellschaft Logic module for integrated digital circuits
US4340857A (en) * 1980-04-11 1982-07-20 Siemens Corporation Device for testing digital circuits using built-in logic block observers (BILBO's)
DE3030299A1 (de) * 1980-08-09 1982-04-08 Ibm Deutschland Gmbh, 7000 Stuttgart Schieberegister fuer pruef- und test-zwecke
US4342084A (en) * 1980-08-11 1982-07-27 International Business Machines Corporation Main storage validation means

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55123744A (en) * 1979-03-15 1980-09-24 Nec Corp Logic integrated circuit easy to check
JPS55123745A (en) * 1979-03-15 1980-09-24 Nec Corp Logic integrated circuit easy to check
JPS55123743A (en) * 1979-03-15 1980-09-24 Nec Corp Logic integrated circuit easy to check
JPS56145370A (en) * 1980-03-25 1981-11-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Logic circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158373A (ja) * 1987-09-14 1989-06-21 Texas Instr Inc <Ti> 解析装置
JP2014185981A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体集積回路および半導体集積回路の自己テスト方法

Also Published As

Publication number Publication date
DE3371257D1 (en) 1987-06-04
EP0108255B1 (en) 1987-04-29
EP0108255A1 (en) 1984-05-16
JPH0150874B2 (ja) 1989-10-31
US4503537A (en) 1985-03-05

Similar Documents

Publication Publication Date Title
JPS5988664A (ja) 自己試験可能な論理回路装置
EP0108256B1 (en) Self-testing method for logic circuitry
US5570375A (en) IEEE Std. 1149.1 boundary scan circuit capable of built-in self-testing
Jarwala et al. A new framework for analyzing test generation and diagnosis algorithms for wiring interconnects
Parker Design for testability—A survey
US4441075A (en) Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
US6813738B2 (en) IC test cell with memory output connected to input multiplexer
US5701308A (en) Fast bist architecture with flexible standard interface
US7058871B2 (en) Circuit with expected data memory coupled to serial input lead
US6131171A (en) Process of testing and a process of making circuits
US8086923B2 (en) Accurately identifying failing scan bits in compression environments
EP0628831A1 (en) Bidirectional boundary scan test cell
EP1393176B1 (en) Method and apparatus for fault tolerant and flexible test signature generator
US11815555B2 (en) Universal compactor architecture for testing circuits
JP3645578B2 (ja) スマート・メモリの組込み自己検査のための装置と方法
JP3287539B2 (ja) テスト機構を有する処理システム
US6446229B1 (en) Method and apparatus for integrated flip-flop to support two test modes
JPS62254079A (ja) 集積回路テスト方法および装置
US11150299B2 (en) Flexible isometric decompressor architecture for test compression
Wohl et al. Scalable selector architecture for X-tolerant deterministic BIST
US5155733A (en) Arrangement for testing digital circuit devices having bidirectional outputs
EP0358371B1 (en) Enhanced test circuit
CN223666334U (zh) 信号生成电路、边界扫描单元、电路及电子设备
CN120539576A (zh) 电路输入/输出(i/o)测试系统
Hassan Testing of board interconnects using boundary scan architecture