JPS5988862A - 接続用金属への金属突起物形成方法 - Google Patents

接続用金属への金属突起物形成方法

Info

Publication number
JPS5988862A
JPS5988862A JP57199205A JP19920582A JPS5988862A JP S5988862 A JPS5988862 A JP S5988862A JP 57199205 A JP57199205 A JP 57199205A JP 19920582 A JP19920582 A JP 19920582A JP S5988862 A JPS5988862 A JP S5988862A
Authority
JP
Japan
Prior art keywords
metallic
metal
substrate
projections
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57199205A
Other languages
English (en)
Other versions
JPH0129061B2 (ja
Inventor
Kenzo Hatada
畑田 賢造
Isamu Kitahiro
北広 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57199205A priority Critical patent/JPS5988862A/ja
Publication of JPS5988862A publication Critical patent/JPS5988862A/ja
Publication of JPH0129061B2 publication Critical patent/JPH0129061B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/04Manufacture of electrodes or electrode systems of thermionic cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子上の電極と外部リードとを接合する
場合の金属リードへの金属突起物形成方法に関するもの
である。
従来例の構成とその問題点 近年、rc 、LSI等の半導体素子は各種の家−・ノ 家電化製品、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は省資源化、省電力化
のためにあるいは利用範囲を拡大させるだめに、小型化
、薄型化のいわゆるポータプル化が促進されてきている
半導体素子においてもポータプル化に対応するだめに、
パッケージングの小型化、薄型化が要求されてきている
。拡散工程、電極配線工程の終了したシリコンスライス
は半導体素子単位のチップに切断され、チップの周辺に
設けられたアルミ電極端子から外部端子へ電極リードを
取出して取扱いやすくしまた機械的保護のためにパッケ
ージングされる。通常、これら半導体素子のパッケージ
ングにはDIL、チップキャリヤ、テープキャリヤ方式
等が用いられている。この中で接続箇所の信頼性が高く
、小型化、薄型化のパッケージングを提供できるものと
して、テープキャリヤ方式がある。テープキャリヤ方式
による半導体素子のパッケージングは半導体素子上の電
極端子上にバリヤメタルと呼ばれる多層金属膜を設は−
さらに。
J7  、 この多層金属膜上に電気メツキ法により金属突起を設け
る。そして、一定幅の長尺のポリイミドテープ上に金m
IJ−ド端子を設け、半導体素子の電極端子子の金属突
起とリード端子とを、電極端子数に無関係に同時に一括
接続するものである。
しかしながら従来のテープキャリヤ方式も種々の問題を
含んでいる。そこで本発明者らは特願昭66−3749
9号においてテープキャリヤ方式を基本にした新規なる
接合方法(以下転写バンプ方式と呼称する)を提案した
この発明の主な特徴は半導体素子上に金属突起を形成す
る必要がないとともに、さらに金属突起を転写方式によ
り金属リード側に形成することにある。
第1図で本発明者らが先に提案した上記発明の一実施例
の方法をのべる。
捷ず長尺のポリイミイド樹脂テープ21上に電極リード
22が形成される。電極リード22は例えば36μm厚
さのCu箔に0.2〜1.0μm8度のSnメッキを施
こしたもので、通常のフィルムキャリヤ方式に用いる構
成と同一のものである。
次に基板23上に金属リード22の間隔と同一寸法に金
属突起24が電解メッキ法で形成される(第1図a)。
金属突起24と金PA ’)−ド22とを位置合せし。
ツール26で矢印27のごとく加熱、加圧すれば(第1
図b)−仮に金属突起24がAuで構成されておれば、
金NIJ−ド22に形成されているSn  と共晶を起
こし一完全な接合を得ることができる。加圧27を取り
去れば、金属突起24は基板23側から剥離され、金N
IJ−ド22に接合された状態となる(第1図C)。第
2図Cの状態は基板23の金属突起24を、金属リード
22側に転写したことになる。
次に半導体素子25上のアルミニウム電極28に金属突
起24を位置合せし、ツール26′で27′のごとく加
熱、加圧する(第1図d)。この動作により、金属突起
24のAuと半導体素子25土のアルミニウム電極28
とは合金化し、完全な接合を得ることができる。この状
態を第1図eに示した。
この第1図の方法において、金属リード22の間隔、基
板23上に形成した金属突起24の間隔さらに半導体素
子26上のアルミニウム電極28の間隔は同一値である
以上のべた本発明者らが先に提案した方法は通常用いら
れているフィルムキャリヤのリードに、別の基板上に形
成した金属突起とを接合せしめ、この段階でリードに金
属突起を転写するものである。そしてリードに形成され
た金属突起は半導体素r−1:のアルミニウム電極と容
易に接合さ力、る。
この様な転写バンプ方式においては、金属突起24を形
成するだめの基板23は、前記金属突起24を金属リー
ド22に転写、接合した後には不要となってし壕う。す
なわち前記基板は1回のみ金属突起を形成せしめ、載置
しているにすきず、従来の転写バンプ方式においては、
1回で使いすてるものであった。前記基板23を一回の
みの金属突起24の形成に用いてしなうと、金属突起を
転写していくに従い、別々の基板が用いられるか6・、
−ジ ら、金属突起間同志の位置間隔の寸法精度が1ち葦ちに
なってしまい、高精度で形成される半導体素子上のアル
ミニウム電極との位置合せ精度が不充分になったり、こ
の方式全体の実装コストを引き上げる結果になってし1
う。
発明の目的 本発明は上記従来の欠点を除去するためになされたもの
であり、金属リードへの金属突起物の形成方法において
金属突起を形成する基板を多数回使用できるようにする
ことを目的とする。
発明の構成 本発明の金属リードへの金属突起物形成方法は。
金属突起を形成するだめの基板を半永久的にメッキ処理
できる構成、すなわち、金属突起を形成させるための開
孔部を有する耐熱性の絶縁膜を前記基板と一体構成にし
たものを用いることを特徴とするものである。
実施例の説明 第2図(a) 、 (b)にもとづいて本発明の詳細な
説明する。ガラス、セラミック等の絶縁性基板31十に
金属突起を形成する際の陰極電極となるAu。
Pt 、 PQ 、 Cu 、Ni  6.Qよりなる
金属層32を数1000人〜数μmの厚さに形成する。
次いで前記金属層32上に耐熱性樹脂膜例えばポリイミ
イド樹脂シシリコーン樹脂膜33を前記金属層32土に
数1000人〜数μmの埋さに被着せしめ、金属突起を
形成すべき部分に開孔部34を形成せしめれば第2図(
a)の構造を得る。
次いで前記金属膜32を一方の電極として、メッキ処理
すれば第2図(b)の構造、すなわち金属突起35を前
記耐熱性樹脂膜35上に形成することができる。
更に第2図(a) 、 (b)の工程を詳述すれば、厚
さ1mmのパ4レックスガラス上にN1次いで人u9・
基板加熱温度250℃で連続して真空蒸着法でN1膜厚
1000人、Au膜厚1000Aを形DM I、た。
次いで感光性ポリイミイド樹脂(商品名)、トニース)
膜を1μmの厚さに形成、金属突起を電気メツキ法で1
0〜6o/Imの厚さに形成する。
この様にして形成された金属突起36を金属リードと位
置合せし、金属リード側に転写、接合すれば、基板31
目、再び第2図(2L)の状態に戻る。前記接合の時に
は200〜350”C程度の温度と圧力0.1〜2 k
g/r、4が印加されるが一感光V1−ポリイミイド樹
脂り士、耐熱性と柔軟1’J)k有しているから。
前記感光性ポリイミイド樹脂による開孔部は変形。
損傷することなく1Q数回の再生使用に耐え、従来のよ
うな使いすての状態を排除できた。
又、前記基板31が絶縁体である場合は、第2図(a)
 、 (b)の如く金属膜32を必要とするが、前記基
板31が導電1件材で構成されるならば、金属膜32は
不必要となり、基板の製造費を安価にできるものである
更に本発明の方法における他の実施1914とl〜て。
前記感光性樹脂33の替りに、金属酸化物、例えば、シ
リコン酸化物、アルミニウム酸化物、チタン酸化物ある
いは窒化物としてシリコン窒化物の膜を用いることがで
きる。
この実施例においては、比較的薄い膜で、かつより耐熱
性のある膜を得ることができるため、より多くの回数メ
ッキ用開孔部を有する基板を使用できる。又、前記基板
31を酸化物の基になる金属材で構成し、酸化物と一体
にして前記開孔部を形成すれば、更に安価で再使用率の
高い基板をイ1↑ることができる。
発明の効果 本発明の金属リードへの金属突起物形成方法は、金属突
起の形成用開孔部を穿設する絶縁膜を形成j〜だ基板を
用いるだめ、基板が複数回のメッキ法による金属突起の
形成およびこれの金属リードへの転写接合に耐え、多数
回使用できる基板を得ることができ、製造コストを大き
く低下へ寸ことができる0又、金属突起が形成される基
板が再利用できるだめ、転写接合の都度、異なる基板が
供給されることがなく−絶えず、基板」二での金属突起
の位置寸法を確実に一定した状態で保てるので、金属リ
ードと金属突起−金属突起と半導体素子の電極との位置
合せ精度を高められ一信和件の高い接合を得ることがで
きる。
【図面の簡単な説明】
方式を示す工程断面図、第2図(a) 、 (b)は本
発明の実施例における金属リードへの金属突起物形成方
法を示す工程断面図である。 31・・・・・・基板、32・・・・・・金属層、33
・・・・・・耐熱性絶縁膜、34・・・・・・開孔部、
35・・・・・・金属突起。

Claims (1)

    【特許請求の範囲】
  1. 基板上に形成された金属突起を金属リードに接合し、前
    記基板より前記金属突起を分離した後、前記金属リード
    に接合された金属突起と半導体素子上の電極とを加圧、
    加熱して接合する方法において、前記基板上に前記金属
    突起を形成する所定の位置に開孔部を有する前記基板と
    一体化した耐熱性絶縁膜を設け、前記開孔部に前記金属
    突起が形成されることを特徴とする金属リードへの金属
    突起物形成方法。
JP57199205A 1982-11-12 1982-11-12 接続用金属への金属突起物形成方法 Granted JPS5988862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57199205A JPS5988862A (ja) 1982-11-12 1982-11-12 接続用金属への金属突起物形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57199205A JPS5988862A (ja) 1982-11-12 1982-11-12 接続用金属への金属突起物形成方法

Publications (2)

Publication Number Publication Date
JPS5988862A true JPS5988862A (ja) 1984-05-22
JPH0129061B2 JPH0129061B2 (ja) 1989-06-07

Family

ID=16403881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57199205A Granted JPS5988862A (ja) 1982-11-12 1982-11-12 接続用金属への金属突起物形成方法

Country Status (1)

Country Link
JP (1) JPS5988862A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Also Published As

Publication number Publication date
JPH0129061B2 (ja) 1989-06-07

Similar Documents

Publication Publication Date Title
US4784972A (en) Method of joining beam leads with projections to device electrodes
TW535462B (en) Electric circuit device and method for making the same
TW398063B (en) Lead frame and its manufacturing method thereof
KR900008665B1 (ko) 반도체장치의 제조방법
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US3501681A (en) Face bonding of semiconductor devices
US3495324A (en) Ohmic contact for planar devices
JPH07506217A (ja) 製造された半導体ダイ上に電極の接続を形成する方法
JPH06132474A (ja) 半導体装置
TW518917B (en) A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier
JPS6150339A (ja) 半導体装置の製造方法
JPS5988862A (ja) 接続用金属への金属突起物形成方法
Smith et al. Hybrid Microcircuit Tape Chip Carrier Materials/Processing Trade-Offs
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP3021508B2 (ja) 導電突起の形成方法
JPS59201452A (ja) 高密度テ−プボンデイング用デバイス封止
JPS5940539A (ja) 半導体装置およびその製造方法
JPS6091656A (ja) 半導体装置の製造方法
JPS6290939A (ja) 半導体装置
JPS62208642A (ja) 半導体装置の実装方法
JPS6234143B2 (ja)
JPH0758114A (ja) 半導体装置
JPH0466384B2 (ja)
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置