JPS6290939A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6290939A JPS6290939A JP60231562A JP23156285A JPS6290939A JP S6290939 A JPS6290939 A JP S6290939A JP 60231562 A JP60231562 A JP 60231562A JP 23156285 A JP23156285 A JP 23156285A JP S6290939 A JPS6290939 A JP S6290939A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- alloy
- electrode
- projection
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関し、特に半導体素子の電極と外
部回路を接続する技術に関するものである０ 従来の技術 近年、ＩＣ，ＬＳＩ等の半導体素子は各種の家庭電化製
品、産業用機器の分野へ導入されている。
部回路を接続する技術に関するものである０ 従来の技術 近年、ＩＣ，ＬＳＩ等の半導体素子は各種の家庭電化製
品、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は省資源化、省電力化
のためにあるいは利用範囲を拡大させるために、小型化
、薄型化のいわゆるポータプル化が促進されてきている
。
のためにあるいは利用範囲を拡大させるために、小型化
、薄型化のいわゆるポータプル化が促進されてきている
。
半導体素子においてもポータプル化に対応するために、
パンケージングの小型化、薄型化が要求されてきている
。拡散工程、電極配線工程の終了したシリコンスライス
は半導体素子単位のチップに切断され、チップの周辺に
設けられたアルミ電極端子から外部端子へ電極リードを
取出して取扱いやすくしまた機械的保護のためにパッケ
ージングされる。通常、これら半導体素子のパッケージ
ングにはＤＩＬ、チップキャリヤ、フリップチップ、テ
ープキャリヤ方式等が用いられているが、ＤＩＬ、チッ
プキャリヤの如きは半導体素子の電極端子から外部端子
へは２５〜３６μφのＡｕまたはＡβの極細線で一本づ
つ順次接続するものである。このために、半導体素子上
の電極端子数が増大するにしたがい、接続の箇所の信頼
度は低下するばかりか、外部端子の数もこれにしたがっ
て一定間隔で増大するため、パッケージングの大きさも
増大する。
パンケージングの小型化、薄型化が要求されてきている
。拡散工程、電極配線工程の終了したシリコンスライス
は半導体素子単位のチップに切断され、チップの周辺に
設けられたアルミ電極端子から外部端子へ電極リードを
取出して取扱いやすくしまた機械的保護のためにパッケ
ージングされる。通常、これら半導体素子のパッケージ
ングにはＤＩＬ、チップキャリヤ、フリップチップ、テ
ープキャリヤ方式等が用いられているが、ＤＩＬ、チッ
プキャリヤの如きは半導体素子の電極端子から外部端子
へは２５〜３６μφのＡｕまたはＡβの極細線で一本づ
つ順次接続するものである。このために、半導体素子上
の電極端子数が増大するにしたがい、接続の箇所の信頼
度は低下するばかりか、外部端子の数もこれにしたがっ
て一定間隔で増大するため、パッケージングの大きさも
増大する。
プ
また、フリソ７チップ方式は搭載する回路基板が多層配
線となったり、微細化配線を形成するために回路基板の
コストが著しるしく高いものになったり、前記回路基板
のソリ等によって接合部が損傷するものであった〇 一方、接続箇所の信頼性が高く、小型化、薄型化のパッ
ケージングを提供できるものとしてテープキャリヤ方式
がある。従来のテープキャリヤ方式に用いる半導体素子
はその電極上に多層金属膜を介してＡｕ、Ｃｕ、半田等
の金属突起を形成しなければならなかったが、近年、転
写バンプ方式と呼ばれる、金属突起を別な基板上に形成
しておき、これをフィルムリードに転写、接合し、この
金属突起と半導体素子のアルミ電極とを位置合せし、加
圧加熱する事により、フィルムリードを一括接合する方
式がある。この方式は、半導体素子のアルミ電極上に特
殊な処理が必要でないばかりか、実装のコストが著しる
しく安価である特徴を有している。
線となったり、微細化配線を形成するために回路基板の
コストが著しるしく高いものになったり、前記回路基板
のソリ等によって接合部が損傷するものであった〇 一方、接続箇所の信頼性が高く、小型化、薄型化のパッ
ケージングを提供できるものとしてテープキャリヤ方式
がある。従来のテープキャリヤ方式に用いる半導体素子
はその電極上に多層金属膜を介してＡｕ、Ｃｕ、半田等
の金属突起を形成しなければならなかったが、近年、転
写バンプ方式と呼ばれる、金属突起を別な基板上に形成
しておき、これをフィルムリードに転写、接合し、この
金属突起と半導体素子のアルミ電極とを位置合せし、加
圧加熱する事により、フィルムリードを一括接合する方
式がある。この方式は、半導体素子のアルミ電極上に特
殊な処理が必要でないばかりか、実装のコストが著しる
しく安価である特徴を有している。
この転写バンプ方式に用いるフィルムリード６は一般的
に第５図←）に示す如く銅箔１０をエツチング加工し、
この表面に０．３〜０．５μｍ厚さのＳｎメッキ処理１
１を施こしである。このフィルムリードにＡｕ等で形成
した金属突起１５を転写、接合し、これを半導体素子１
のアルミ電極２に加圧。
に第５図←）に示す如く銅箔１０をエツチング加工し、
この表面に０．３〜０．５μｍ厚さのＳｎメッキ処理１
１を施こしである。このフィルムリードにＡｕ等で形成
した金属突起１５を転写、接合し、これを半導体素子１
のアルミ電極２に加圧。
加熱して接合するものであった。したがって、フィルム
リードと金属突起はＡｕ、Ｓｎの合金で接合され、半導
体素子のアルミ電極と金属突起とはＡｕ、Ａｆｉの合金
で接合されるものである。
リードと金属突起はＡｕ、Ｓｎの合金で接合され、半導
体素子のアルミ電極と金属突起とはＡｕ、Ａｆｉの合金
で接合されるものである。
発明が解決しようとする問題点
しかしながら、この転写バンプ方式では、フィルムリー
ドの表面には多量のＳｎが存在し、かつＡｕ、Ｓｎの合
金化の温度がＡｕ、Ａ４の合金化温度よりも低いため、
多量のＡｕ、Ｓｎの合金１６が発生する（第２図中）参
照）。この合金１６は半導体素子のアルミ電極２に達し
、Ａｕで構成した金属突起と前記アルミ電極との接合面
積を減少させ、金属突起とアルミ電極との接合強度を著
じるし、く低下させるものであった。
ドの表面には多量のＳｎが存在し、かつＡｕ、Ｓｎの合
金化の温度がＡｕ、Ａ４の合金化温度よりも低いため、
多量のＡｕ、Ｓｎの合金１６が発生する（第２図中）参
照）。この合金１６は半導体素子のアルミ電極２に達し
、Ａｕで構成した金属突起と前記アルミ電極との接合面
積を減少させ、金属突起とアルミ電極との接合強度を著
じるし、く低下させるものであった。
本発明はＡｕ、Ｓｎの合金が多量に形成されず、かつフ
ィルムリードと金属突起との接合温度が、前記金属突起
と半導体素子のアルミ電極との接合温度よりも低くても
過剰な合金の発生を防ぎ、安定な接合を得んとするもの
である。
ィルムリードと金属突起との接合温度が、前記金属突起
と半導体素子のアルミ電極との接合温度よりも低くても
過剰な合金の発生を防ぎ、安定な接合を得んとするもの
である。
問題点を解決するための手段
従来のフィルムリードは銅箔にＳｎメッキ処理を施こし
てあり、このことが、接合強度を低下させる要因となっ
ていたが、本発明は、Ａｕの金属突起と適切な合金を形
成するアルミニウムをフィルムリードに用いるものであ
る。
てあり、このことが、接合強度を低下させる要因となっ
ていたが、本発明は、Ａｕの金属突起と適切な合金を形
成するアルミニウムをフィルムリードに用いるものであ
る。
作 用
本発明の構成によれば、フィルムリードのＡｕと金属突
起のＡｕは過剰な合金層を形成せず、ただ単にフィルム
リードと金属突起の境界領域のみに合金層が形成さ扛、
従来におけるような合金層の流れが生じないものである
。
起のＡｕは過剰な合金層を形成せず、ただ単にフィルム
リードと金属突起の境界領域のみに合金層が形成さ扛、
従来におけるような合金層の流れが生じないものである
。
実施例
本発明の一実施例について第１図とともに説明する。第
１図は、フィルムキャリヤ５を構成する樹脂フィルム６
上にアルミニウム箔をエツチング加工したアルミニウム
リード４がビーム状に形成され、これが半導体素子１の
電極２と、金属突起３を介して接合された構成を示して
いる。
１図は、フィルムキャリヤ５を構成する樹脂フィルム６
上にアルミニウム箔をエツチング加工したアルミニウム
リード４がビーム状に形成され、これが半導体素子１の
電極２と、金属突起３を介して接合された構成を示して
いる。
第１図において前記アルミニウムリード４は、リード全
体がアルミニウム材質でも良いが、例えば金属突起３と
接する面のみにアルミニウムが被着され、他は銅や、そ
の他の材質を用いる事もできる。あるいは、銅とアルミ
ニウムの２層構造であっても良い。
体がアルミニウム材質でも良いが、例えば金属突起３と
接する面のみにアルミニウムが被着され、他は銅や、そ
の他の材質を用いる事もできる。あるいは、銅とアルミ
ニウムの２層構造であっても良い。
また金属突起３の材料としてはＡｕ、Ｃｕ、Ａｎ等を用
いる事ができるが、例えばＡｕを用いれば、フィルムリ
ード４とＡｕの金属突起３とはＡ ｕ 、 Ａ ｊ２の
合金で接合され、半導体素子１の電極２がアルミニウム
で構成されるならば、この電極２と金属突起もまた、Ａ
ｕ、Ａｎの合金で接合される事になる０ 次に本実施例の半導体装置の製造方法を第２゛図ととも
に説明する。
いる事ができるが、例えばＡｕを用いれば、フィルムリ
ード４とＡｕの金属突起３とはＡ ｕ 、 Ａ ｊ２の
合金で接合され、半導体素子１の電極２がアルミニウム
で構成されるならば、この電極２と金属突起もまた、Ａ
ｕ、Ａｎの合金で接合される事になる０ 次に本実施例の半導体装置の製造方法を第２゛図ととも
に説明する。
基板２１上に形成した金属突起２２ 、２２’とアルミ
ニウムリード４とを位置合せしく第２図（ａ））、ボン
ディングソール２ｏで、３ｏ○〜４５０”Ｃの温度で０
，５〜１．０秒間加圧、加熱すれば、前記フィルムリー
ド４に金属突起２２′はいずれかのＡｕ。
ニウムリード４とを位置合せしく第２図（ａ））、ボン
ディングソール２ｏで、３ｏ○〜４５０”Ｃの温度で０
，５〜１．０秒間加圧、加熱すれば、前記フィルムリー
ド４に金属突起２２′はいずれかのＡｕ。
Ａ２の合金で接合され、基板２１上から剥離転写される
（第２図中））。
（第２図中））。
次に半導体素子１のアルミニウムからなる電極２と前記
金属突起２２′とを位置合せしく第２図（Ｃ））ボンデ
ィングツール２σで、３００〜ｓｓｏ”ｃの温度で０．
５〜５秒間、加圧、加熱する（第２図（ｄ））。
金属突起２２′とを位置合せしく第２図（Ｃ））ボンデ
ィングツール２σで、３００〜ｓｓｏ”ｃの温度で０．
５〜５秒間、加圧、加熱する（第２図（ｄ））。
アルミニウムリード４と金属突起２２′とはＡｕ。
Ａｕの合金で、半導体素子１のアルミニウムからなる電
極２と前記金属突起２２′とは、これもまたＡｕ、ＡＩ
ｌの合金で接合されるものである。
極２と前記金属突起２２′とは、これもまたＡｕ、ＡＩ
ｌの合金で接合されるものである。
基板２１の構成について第３図で更に説明すれば、基板
２１は耐熱ガラス、セラミックス等の絶縁材料で、この
表面にＰｔ、ＩＴＯ等からなる導電膜０が全面に形成さ
れる。また前記導電膜３０上にはメッキ用マスク材トシ
テ、５ｉ０２．ＡＬ２ｏ３゜５１３Ｎ４ ＋ポリイミド
等の耐熱性のある絶縁材料が設けられ、半導体素子の電
極と対向した位置に開孔部が形成されている。
２１は耐熱ガラス、セラミックス等の絶縁材料で、この
表面にＰｔ、ＩＴＯ等からなる導電膜０が全面に形成さ
れる。また前記導電膜３０上にはメッキ用マスク材トシ
テ、５ｉ０２．ＡＬ２ｏ３゜５１３Ｎ４ ＋ポリイミド
等の耐熱性のある絶縁材料が設けられ、半導体素子の電
極と対向した位置に開孔部が形成されている。
前記開孔部には、導電膜３ｏを一本のメッキ用の電極と
して、電解メッキ法により６〜４０μｍのＡｕの突起２
２が形成される。゛また導電膜３０のｐｔやＩＴＯ膜は
比較的メッキ処理が施こしやすく、ある特定の条件下で
剥離しやすい金属である。
して、電解メッキ法により６〜４０μｍのＡｕの突起２
２が形成される。゛また導電膜３０のｐｔやＩＴＯ膜は
比較的メッキ処理が施こしやすく、ある特定の条件下で
剥離しやすい金属である。
したがって、前記導電膜はこの様な特性を有する材料で
あれば良い。
あれば良い。
次に第４図を用いて他の製造方法の例を説明する。基板
２１上に形成した金属突起２２′と半導体素子１の電極
１とを位置合せ（第４図（ａ）） Ｌ、加圧、加熱し、
基板２１上の金属突起２２′を半導体素子１の電極２に
転写、接合せしめる（第４図（ｂ））。
２１上に形成した金属突起２２′と半導体素子１の電極
１とを位置合せ（第４図（ａ）） Ｌ、加圧、加熱し、
基板２１上の金属突起２２′を半導体素子１の電極２に
転写、接合せしめる（第４図（ｂ））。
次に半導体素子１の電極２上に形成された金属突起２２
′とフィルムキャリヤ６のアルミニウムリード４とを位
置合せ、ボンディングツールで加圧。
′とフィルムキャリヤ６のアルミニウムリード４とを位
置合せ、ボンディングツールで加圧。
加熱すれば、第４図（ｃ）の如く金属突起２２′とアル
ミニウムリード４とが接合される事になる。
ミニウムリード４とが接合される事になる。
発明の効果
以上のように本発明の半導体装置の製造方法によれば、
次の効果を得ることができる。
次の効果を得ることができる。
■ 半導体素子の電極と金属突起の接合、前記金属突起
とフィルムリードとの接合の合金がいずれも同一の例え
ばＡｕ、Ａｎの合金であり、極端な共晶物を形成する事
がない。このために、共晶物による接合面積の低下や、
接合強度の低下が発生しないので著しるしく高い信頼性
を得る事ができる。
とフィルムリードとの接合の合金がいずれも同一の例え
ばＡｕ、Ａｎの合金であり、極端な共晶物を形成する事
がない。このために、共晶物による接合面積の低下や、
接合強度の低下が発生しないので著しるしく高い信頼性
を得る事ができる。
■ 従来の如く、Ｃｕ箔をエツチング加工して形成した
フィルムリードにＳｎやＡｕ等のメッキ処理を施こす必
要がないばかりか、Ｓｎメッキによりウィスカーの発生
によるフィルムリード間の電気的短絡等の原因を一掃で
き、安価なフィルムキャリヤを実現でき、総合の実装コ
ストおも安くなるものである。
フィルムリードにＳｎやＡｕ等のメッキ処理を施こす必
要がないばかりか、Ｓｎメッキによりウィスカーの発生
によるフィルムリード間の電気的短絡等の原因を一掃で
き、安価なフィルムキャリヤを実現でき、総合の実装コ
ストおも安くなるものである。
第１図は本発明の一実施例における半導体装置の断面図
、第２図は本実施例装置の製造方法を示す工程図、第３
図は同方法に用いる基板の断面図、第４図は本発明の他
の実施例における半導体装置の製造方法を示す工程図、
第５図は従来の半導体装置の製造方法を示す工程図であ
る。 １・・・・・・半導体素子、２・・・・・・電極、３・
・・・・・金属突起、４・・・・・・アルミニウムリー
ド、６・・川・フィルムキャリヤ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（−
ｆ４（ｉｌ）− ４−−−アルミュウ４＋ノーｒ 酎−°７（ルム〒ｆワτ Ｇ−−−Ｘｈ月ｉフィルｌへ 第５図
、第２図は本実施例装置の製造方法を示す工程図、第３
図は同方法に用いる基板の断面図、第４図は本発明の他
の実施例における半導体装置の製造方法を示す工程図、
第５図は従来の半導体装置の製造方法を示す工程図であ
る。 １・・・・・・半導体素子、２・・・・・・電極、３・
・・・・・金属突起、４・・・・・・アルミニウムリー
ド、６・・川・フィルムキャリヤ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（−
ｆ４（ｉｌ）− ４−−−アルミュウ４＋ノーｒ 酎−°７（ルム〒ｆワτ Ｇ−−−Ｘｈ月ｉフィルｌへ 第５図
Claims (2)
- （１）アルミニウムで形成されたフィルムリードと半導
体素子の電極とを金属突起で接合してなる半導体装置。 - （２）金属突起はＡｕもしくはＡｌで形成されている特
許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231562A JPS6290939A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231562A JPS6290939A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6290939A true JPS6290939A (ja) | 1987-04-25 |
Family
ID=16925453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60231562A Pending JPS6290939A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6290939A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936169A (ja) * | 1995-07-18 | 1997-02-07 | Toshiba Corp | 半導体素子および半導体装置 |
-
1985
- 1985-10-17 JP JP60231562A patent/JPS6290939A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936169A (ja) * | 1995-07-18 | 1997-02-07 | Toshiba Corp | 半導体素子および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| KR900008665B1 (ko) | 반도체장치의 제조방법 | |
| JP3152180B2 (ja) | 半導体装置及びその製造方法 | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
| US4736236A (en) | Tape bonding material and structure for electronic circuit fabrication | |
| JPH0332914B2 (ja) | ||
| JPH06132474A (ja) | 半導体装置 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JPH0432541B2 (ja) | ||
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JPS61210649A (ja) | 半導体装置の製造方法 | |
| EP0154187B1 (en) | Tape bonding material and structure for electronic circuit fabrication | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JPH0158863B2 (ja) | ||
| JP3076302B2 (ja) | 半導体装置 | |
| JPS6091656A (ja) | 半導体装置の製造方法 | |
| JPH0129061B2 (ja) | ||
| JPH0691095B2 (ja) | 半導体装置の製造方法 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPS6118157A (ja) | 半導体装置 |