JPH0129061B2 - - Google Patents

Info

Publication number
JPH0129061B2
JPH0129061B2 JP57199205A JP19920582A JPH0129061B2 JP H0129061 B2 JPH0129061 B2 JP H0129061B2 JP 57199205 A JP57199205 A JP 57199205A JP 19920582 A JP19920582 A JP 19920582A JP H0129061 B2 JPH0129061 B2 JP H0129061B2
Authority
JP
Japan
Prior art keywords
metal
protrusions
substrate
protrusion
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57199205A
Other languages
English (en)
Other versions
JPS5988862A (ja
Inventor
Kenzo Hatada
Isamu Kitahiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57199205A priority Critical patent/JPS5988862A/ja
Publication of JPS5988862A publication Critical patent/JPS5988862A/ja
Publication of JPH0129061B2 publication Critical patent/JPH0129061B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/04Manufacture of electrodes or electrode systems of thermionic cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子上の電極と外部リード(接
続用金属)とを接合する場合等の接続用金属への
金属突起物形成方法に関するものである。
従来例の構成とその問題点 近年、IC、LSI等の半導体素子は各種の家庭電
化製品、産業用機器の分野へ導入されている。こ
れら家庭電化製品、産業用機器は省資源化、省電
力化のためにあるいは利用範囲を拡大させるため
に、小型化、薄型化のいわゆるポータブル化が促
進されてきている。
半導体素子においてもポータブル化に対応する
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンライスは半導体素子単位のチツプに
切断され、チツプの周辺に設けられたアルミ電極
端子から外部端子へ電極リードを取出して取扱い
やすくしまた機械的保護のためにパツケージング
される。通常、これら半導体素子のパツケージン
グにはDIL、チツプキヤリヤ、テープキヤリヤ方
式等が用いられている。この中で接続箇所の信頼
性が高く、小型化、薄型化のパツケージングを提
供できるものとして、テープキヤリヤ方式があ
る。テープキヤリヤ方式による半導体素子のパツ
ケージングは半導体素子上の電極端子上にバリヤ
メタルと呼ばれる多層金属膜を設け、さらに、こ
の多層金属膜上に電気メツキ法により金属突起を
設ける。そして、一定幅の長尺のポリイミドテー
プ上に金属リード端子を設け、半導体素子の電極
端子上の金属突起とリード端子とを、電極端子数
に無関係に同時に一括接続するものである。
しかしながら従来のテープキヤリヤ方式も種々
の問題を含んでいる。そこで本発明者らは特願昭
56−37499号(特開昭57−152147号)においてテ
ープキヤリヤ方式を基本にした新規なる接合方法
(以下転写バンプ方式と呼称する)を提案した。
この発明の主な特徴は半導体素子上に金属突起
を形成する必要がないとともに、さらに金属突起
を転写方式により金属リード側に形成することに
ある。
第1図で本発明者らが先に提案した上記発明の
一実施例の方法をのべる。
まず長尺のポリイミイド樹脂テープ21上に電
極リード22が形成される。電極リード22は例
えば35μm厚さのCu箔に0.2〜1.0μm程度のSnメ
ツキを施したもので、通常のフイルムキヤリヤ方
式に用いる構成と同一のものである。次に基板2
3上に金属リード22の間隔と同一寸法に金属突
起24が電解メツキ法で形成される(第1図a)。
金属突起24と金属リード22とを位置合せ
し、ツール26で矢印27のごとく加熱、加圧す
れば(第1図b)、仮に金属突起24がAuで構成
されておれば、金属リード22に形成されている
Snと共晶を起こし、完全な接合を得ることがで
きる。加圧27を取り去れば、金属突起24は基
板23側から剥離され、金属リード22に接合さ
れた状態となる(第1図c)。第2図cの状態は
基板23の金属突起24を、金属リード22側に
転写したことになる。
次に、半導体素子25上のアルミニウム電極2
8に金属突起24を位置合せし、ツール26′で
27′のごとく加熱、加圧する(第1図d)。この
動作により、金属突起24のAuと半導体素子2
5上のアルミニウム電極28とは合金化し、完全
な接合を得ることができる。この状態を第1図e
に示した。
この第1図の方法において、金属リード22の
間隔、基板23上に形成した金属突起24の間隔
さらに半導体素子25上のアルミニウム電極28
の間隔は同一値である。
以上のべた本発明者らが先に提案した方法は通
常用いられているフイルムキヤリヤのリードに、
別の基板上に形成した金属突起とを接合せしめ、
この段階でリードに金属突起を転写するものであ
る。そしてリードに形成された金属突起は半導体
素子上のアルミニウム電極と容易に接合される。
この様な転写バンプ方式においては、金属突起
24を形成するための基板23は、前記金属突起
24を金属リード22に転写、接合した後には不
要となつてしまう。すなわち前記基板は1回のみ
金属突起を形成せしめ、載置しているにすぎず、
従来の転写バンプ方式においては、1回で使いす
てるものであつた。前記基板23を1回のみの金
属突起24の形成に用いてしまうと、金属突起を
転写していくに従い、別々の基板が用いられるか
ら、金属突起間同志の位置間隔の寸法精度がまち
まちになつてしまい、高精度で形成される半導体
素子上のアルミニウム電極との位置合せ精度が不
充分になつたり、この方式全体の実装コストを引
き上げる結果になつてしまう。
発明の目的 本発明は上記従来の欠点を除去するためになさ
れたものであり、接続用金属への金属突起物の形
成方法において金属突起を形成する基板を多数回
使用できるようにするとともに、多数の金属突起
を高精度かつ均一にくり返し形成し転写歩留りの
向上を可能とすることを目的とする。
発明の構成 本発明の接続用金属への金属突起物形成方法
は、基板上にメツキ用金属膜を形成し、前記金属
膜上に、底部が前記金属膜で覆われた複数の開孔
部を有する耐熱性絶縁膜を形成する工程と、前記
複数の開孔部に同時にそれぞれ1個の金属突起を
メツキ法にて形成する工程と、前記複数の金属突
起の上方から接続用金属を位置合せし、前記金属
突起を上に向かせた状態で前記接続用金属の下面
と前記複数の金属突起の上面とを加熱、加圧して
前記金属突起全体を溶融させることなく接合し、
前記基板より前記金属突起を前記基板の上方に分
離する工程と、前記基板上の前記金属膜および絶
縁膜で形成された前記開孔部に再び金属突起を形
成し接続用金属への前記接合を行う工程を備えて
なるものである。本発明により、金属突起の形成
を極めて精度良く行うことができ、かつ転写も高
歩留りで実現可能となる。
実施例の説明 第2図a,bにもとづいて本発明の実施例を説
明する。ガラス、セラミツク等の絶縁性基板31
上に金属突起を形成する際の陰極電極となるAu、
Pt、Pd、Cu、Ni等よりなる金属層32を数1000
Å〜数μmの厚さに全面に形成する。次いで前記
金属層32上に耐熱性樹脂膜例えばポリイミイド
樹脂あるいはシリコーン樹脂膜33を前記金属層
32上に数1000Å〜数μmの厚さに被着せしめ、
金属突起を形成すべき部分に図に示すごとく、底
部が金属層32に覆われている多数の開孔部34
を形成せしめれば第2図aの構造を得る。
次いで金属膜32を一方の電極として、メツキ
処理すれば第2図bの構造、すなわち金属突起3
5を耐熱性樹脂膜35の開孔部34上に形成する
ことができる。このとき、各開孔部34にそれぞ
れ1個ずつ金属突起34が形成される。
更に第2図a,bの工程を詳述すれば、厚さ1
mmのパイレツクスガラス上にNi次いでAu又はPt
を基板加熱温度250℃で連続して真空蒸着法でNi
膜厚1000Å、Au又はPt膜厚1000Åを形成した。
次いで感光性ポリイミイド樹脂(商品名フオトニ
ース)膜を1μmの厚さに形成し、開孔部34を
形成したのち金属突起35を電気メツキ法で10〜
50μmの厚さに形成する。
この様にして形成された金属突起35の上方か
ら第1図のごとく金属リードを位置合せし、金属
突起35を図のごとく上に向かせた状態で、リー
ドの下面と突起35の上面とを加熱、加圧して、
突起全体を第1図に示すように溶融させることな
く金属リード側に転写、接合すれば、基板31は
再び第2図aの状態に戻る。前記接合の時には
200〜350℃程度の温度と圧力0.1〜2Kg/cm2が印
加されるが、この条件では突起35は全体が溶融
せず、また感光性ポリイミイド樹脂は、耐熱性
と、柔軟性を有しているから、感光性ポリイミイ
ド樹脂による開孔部は変形、損傷することなく別
の金属突起を再び形成することができる。すなわ
ち、基板および樹脂は10数回の金属突起形成の再
生使用に耐え、従来のような使いすての状態を排
除できた。そして、金属突起形成位置を一定に保
ち、高い位置精度を維持できる。
さらに、第1図の方法は、突起35の全体を溶
融せず、金属リード側に転写・接合する方法であ
るため、突起が形成された基板23表面とボンデ
イングツール26は著しく高い平行度を維持して
いる。したがつて、形成された各突起の高さが異
なると、高い突起には金属リードが接し、接合、
転写されるが、低い突起が一つでも存在するとこ
の突起には金属リードが接しないため、この低い
突起は転写されず基板の開孔部に残り転写率を低
下させる。実験によれば各突起の高さのバラツキ
は極めて小さくしないと著しく転写率が低下す
る。メツキ形成にてこの突起の高さの変動を小さ
く押さえるためには、第2図の構成の如く、開孔
部の底部全域を金属膜で覆い、開孔部全域にわた
つて、電気抵抗を均一に低く設定する必要があ
る。こうすることにより、形成される多数の金属
突起の高さのバラツキを極めて小さくでき、金属
膜の劣化も生じない。
こうして、均一に形成された金属突起35とリ
ードとを接合したのち、第1図のごとく突起を基
板上方に分離する。リードに接合、転写された突
起は、メツキ形成直後の形状を維持でき、均一な
精度でリードへの突起形成が可能となる。
更に本発明の方法における他の実施例として、
前記感光性樹脂33の替りに、金属酸化物、例え
ば、シリコン酸化物、アルミニウム酸化物、チタ
ン酸化物あるいは窒化物としてシリコン窒化物の
膜を用いることができる。この実施例において
は、比較的薄い膜で、かつより耐熱性のある膜を
得ることができるため、より多くの回数メツキ用
開孔部を有する基板を使用できる。
発明の効果 本発明の接続用金属への金属突起物形成方法
は、金属突起の形成用開孔部を穿設する耐熱性絶
縁膜を形成した基板を用いるため、基板が複数回
のメツキ法による金属突起の形成およびこれの接
続用金属への転写接合に耐え、多数回使用できる
基板を得ることができ、製造コストを大きく低下
させることができる。又、金属突起が形成される
基板が再利用できるため、転写接合の都度、異な
る基板が供給されることがなく、絶えず基板上で
の金属突起の位置寸法を確実に一定した状態で保
てるので、接続用金属と金属突起との位置合せ精
度を常に高くできる。この結果、金属突起と半導
体素子の電極との位置合せ精度も高められ、信頼
性の高い接合を得ることができる。さらに、本発
明によれば、金属突起の高さのバラツキが著しく
小さくなり、かつ突起の形状変化も少なく、接続
用金属への接合、転写の均一性、信頼性、歩留り
の向上が可能となり、転写バンプ工程に極めて有
効である。
【図面の簡単な説明】
第1図a〜eは本発明者らが先に提案した転写
バンプ方式の工程断面図、第2図a,bは本発明
の実施例における金属リードへの金属突起物形成
方法を示す工程断面図である。 31……基板、32……金属層、33……耐熱
性絶縁膜、34……開孔部、35……金属突起。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上にメツキ用金属膜を形成し、前記金属
    膜上に、底部が前記金属膜で覆われた複数の開孔
    部を有する耐熱性絶縁膜を形成する工程と、前記
    複数の開孔部に同時にそれぞれ1個の金属突起を
    メツキ法にて形成する工程と、前記複数の金属突
    起の上方から接続用金属を位置合せし、前記金属
    突起を上に向かせた状態で前記接続用金属の下面
    と前記複数の金属突起の上面とを加熱、加圧して
    前記金属突起全体を溶融させることなく接合し、
    前記基板より前記金属突起を前記基板の上方に分
    離する工程と、前記基板上の前記金属膜および絶
    縁膜で形成された前記開孔部に再び金属突起を形
    成し接続用金属への前記接合を行う工程を備えて
    なることを特徴とする接続用金属への金属突起物
    形成方法。
JP57199205A 1982-11-12 1982-11-12 接続用金属への金属突起物形成方法 Granted JPS5988862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57199205A JPS5988862A (ja) 1982-11-12 1982-11-12 接続用金属への金属突起物形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57199205A JPS5988862A (ja) 1982-11-12 1982-11-12 接続用金属への金属突起物形成方法

Publications (2)

Publication Number Publication Date
JPS5988862A JPS5988862A (ja) 1984-05-22
JPH0129061B2 true JPH0129061B2 (ja) 1989-06-07

Family

ID=16403881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57199205A Granted JPS5988862A (ja) 1982-11-12 1982-11-12 接続用金属への金属突起物形成方法

Country Status (1)

Country Link
JP (1) JPS5988862A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Also Published As

Publication number Publication date
JPS5988862A (ja) 1984-05-22

Similar Documents

Publication Publication Date Title
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
US5611140A (en) Method of forming electrically conductive polymer interconnects on electrical substrates
EP0870325B1 (en) Microelectronic mounting with multiple lead deformation
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
JP2717993B2 (ja) 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US3952404A (en) Beam lead formation method
US5008997A (en) Gold/tin eutectic bonding for tape automated bonding process
JPS6149432A (ja) 半導体装置の製造方法
JPH0357618B2 (ja)
US5646068A (en) Solder bump transfer for microelectronics packaging and assembly
JPH05218042A (ja) 半導体装置
JPH07201864A (ja) 突起電極形成方法
KR0165883B1 (ko) 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩
JPH0129061B2 (ja)
JPH11121647A (ja) 半導体装置及びその製造方法
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法
JPS59143352A (ja) バンプ付フイルムキヤリヤとその製造方法
JP3021508B2 (ja) 導電突起の形成方法
JPS6091656A (ja) 半導体装置の製造方法
JPS6290939A (ja) 半導体装置
JPH0719797B2 (ja) 半導体装置の実装具
JPH0466384B2 (ja)
JPS5824014B2 (ja) 実装体の製造方法
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置