JPS5989056A - デ−タ伝送システム - Google Patents
デ−タ伝送システムInfo
- Publication number
- JPS5989056A JPS5989056A JP57197763A JP19776382A JPS5989056A JP S5989056 A JPS5989056 A JP S5989056A JP 57197763 A JP57197763 A JP 57197763A JP 19776382 A JP19776382 A JP 19776382A JP S5989056 A JPS5989056 A JP S5989056A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- controller
- transmission device
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータを内蔵した伝送装置を
介して、複数のコントローラおよび計算機を伝送路に結
合し、もって互いにデータの授受を行い得るよう構成し
たデータ伝送システムに関する。
介して、複数のコントローラおよび計算機を伝送路に結
合し、もって互いにデータの授受を行い得るよう構成し
たデータ伝送システムに関する。
第１図に、従来から知られている伝送システムの一例を
示す。ここで、ｌはコントローラおよび計算機、コは伝
送装置、３は伝送路２示す。
示す。ここで、ｌはコントローラおよび計算機、コは伝
送装置、３は伝送路２示す。
この種の伝送装置では、ハードウェアを用いて、伝送路
に対するインターフェイス、送受信データのチェック、
他の伝送装置とのデータ送受信タイミングなどを制御し
ている。あるいは、伝送装置に内蔵されたマイクロコン
ピュータを用いて、上述の各独制御を実現する方式が一
般に知られている。
に対するインターフェイス、送受信データのチェック、
他の伝送装置とのデータ送受信タイミングなどを制御し
ている。あるいは、伝送装置に内蔵されたマイクロコン
ピュータを用いて、上述の各独制御を実現する方式が一
般に知られている。
一方、送受信要求のチェック、送受信パラメータの作成
、伝送装置に対する送受信開始指令などは、コントロー
ラおよび計算機側のソフトウェアにより行われていた。
、伝送装置に対する送受信開始指令などは、コントロー
ラおよび計算機側のソフトウェアにより行われていた。
上述したような伝送システムでは、伝送情報量の増大に
伴って、コントローラおよび計算機側におけるソフトウ
ェアの伝送に関する負担のみならず、アドレスバスおよ
びデータバスにおける伝送時の専有率などが非常に増大
し、処理スピードの低下などさまざまな弊害がみられる
ようになった。
伴って、コントローラおよび計算機側におけるソフトウ
ェアの伝送に関する負担のみならず、アドレスバスおよ
びデータバスにおける伝送時の専有率などが非常に増大
し、処理スピードの低下などさまざまな弊害がみられる
ようになった。
本発明の目的は、上述の点に雌みて、伝送シーケンスの
状態にかかわりなく、他のコントローラおよび計ｗ機の
データを利用できるよう構成して、コントローラおよび
計算機の伝送に関する負担を減少させると共に、処理ス
ピードを向上させたデータ伝送システムを提供すること
にある。
状態にかかわりなく、他のコントローラおよび計ｗ機の
データを利用できるよう構成して、コントローラおよび
計算機の伝送に関する負担を減少させると共に、処理ス
ピードを向上させたデータ伝送システムを提供すること
にある。
かかる目的をバ（成するために、本発明では、複数の制
御計算手段３各制御計算手段あてに設けた伝送手段を介
して伝送路に接続し、もってデータの授受を行うデータ
伝送システムにおいて、伝送手段の各々内に、制御計算
手段と共通して使用する記憶部と、伝送路Ｊ６よび制御
計算手段からの情報に基づいて記憶部へのデータ書き込
みご制御する制御部とを設け、送受信に関する情報を制
御計算手段から各々の伝送手段に予め供給し、もって各
々の伝送装置が送受信動作な司どるよう構成する。
御計算手段３各制御計算手段あてに設けた伝送手段を介
して伝送路に接続し、もってデータの授受を行うデータ
伝送システムにおいて、伝送手段の各々内に、制御計算
手段と共通して使用する記憶部と、伝送路Ｊ６よび制御
計算手段からの情報に基づいて記憶部へのデータ書き込
みご制御する制御部とを設け、送受信に関する情報を制
御計算手段から各々の伝送手段に予め供給し、もって各
々の伝送装置が送受信動作な司どるよう構成する。
以下、図面企参照して本発明の詳細な説明する。
第一図は、本発明を適用したデータ伝送システムの一実
施例を示す。ここで、ダはコントローラおよび計算機、
左はＣＰＵ （中央処理袋Ｈ）、Ａは個別メモリ、７は
他のデバイス、ざはバス、りは伝送装置、１０はマイク
ロプロセッサ、ｌｌハ共通メモリ制御部、／コは共通メ
モリ、／３は個別メモリ、／４’は伝送制御部、１５は
バス、／乙は伝送路を示す。
施例を示す。ここで、ダはコントローラおよび計算機、
左はＣＰＵ （中央処理袋Ｈ）、Ａは個別メモリ、７は
他のデバイス、ざはバス、りは伝送装置、１０はマイク
ロプロセッサ、ｌｌハ共通メモリ制御部、／コは共通メ
モリ、／３は個別メモリ、／４’は伝送制御部、１５は
バス、／乙は伝送路を示す。
上述の共通メモリ／２は、コントローラおよび計算機と
伝送装置との共通なメモリであり、送受信データ領域は
すべてこの共通メモリ上にｆｆうれる。
伝送装置との共通なメモリであり、送受信データ領域は
すべてこの共通メモリ上にｆｆうれる。
第３図は、コンドローラダが行うべきイニシャル処理過
程を示すフローチャートである。
程を示すフローチャートである。
ステップＳ３７において、送信すべきデータの有無を判
別する。
別する。
送信すべきデータが有る場合には、ステップ８３．２に
おいて、送信条件、相手方のコントローラ番号、自己の
送信データをストアしておくアドレス、相手方の受信ア
ドレス、送信すべきデータ数を自己の伝送装置に知らせ
る。
おいて、送信条件、相手方のコントローラ番号、自己の
送信データをストアしておくアドレス、相手方の受信ア
ドレス、送信すべきデータ数を自己の伝送装置に知らせ
る。
次に、ステップＳＪ３において、他のコントローラにお
けるデータを参照すべきか否かを判断する。
けるデータを参照すべきか否かを判断する。
参照すべきデータが存在する場合には、ステラフ８３グ
において受信情報、相手方のコントローラ番号、相手方
のデータアドレス、自己の受信アドレス、受信子べぎデ
ータ表２を自己の伝送装置に知らせる。
において受信情報、相手方のコントローラ番号、相手方
のデータアドレス、自己の受信アドレス、受信子べぎデ
ータ表２を自己の伝送装置に知らせる。
第１図は、伝送装置ヲが行うべきイニシャル処理過程を
示すフローチャートである。ずなわぢ、本図は、自己の
コントローラから送出されるコマンドの受］１）処理過
程を示している。
示すフローチャートである。ずなわぢ、本図は、自己の
コントローラから送出されるコマンドの受］１）処理過
程を示している。
ステップＳ ＋／において、自己のコントローラから送
信条件宿の知らせが有ったが否かを判断する。
信条件宿の知らせが有ったが否かを判断する。
送信条件等の通知が有った場合には、ステップＳ侵ニオ
いて、送信条件、相手方のコントローラ番号、自己の送
信データアドレス、相手方の受信アドレス、送信データ
数を記憶する。
いて、送信条件、相手方のコントローラ番号、自己の送
信データアドレス、相手方の受信アドレス、送信データ
数を記憶する。
ステップＳ ＋Ｊにおいて、送信フラグをセットする。
ステップＳグクにおいて、自己のコントローラから受信
情報等の通知が有ったが否かを判断する。
情報等の通知が有ったが否かを判断する。
受信情報等の通知が有った場合には、ステップ５ＩＩｚ
ｋ：−オいて、受信情報、自己のコントローラ（受信−
ｙントローラ）番号、相手方のデータアドレス、自己の
受信アドレス、受信データ数ご相手方の伝送装置へ通知
１−る。
ｋ：−オいて、受信情報、自己のコントローラ（受信−
ｙントローラ）番号、相手方のデータアドレス、自己の
受信アドレス、受信データ数ご相手方の伝送装置へ通知
１−る。
第５図は、伝送装膜デの受信処理過程を示すフローチャ
ートである。
ートである。
ステップＳ５１において、他の伝送装置から受信情報等
の通知（返送要求）が有ったが否かを判断する。
の通知（返送要求）が有ったが否かを判断する。
返送要求が有った場合には、ステップｓ５．２において
、他の伝送装置から通知された受信情報、相手方のコン
トローラ礼号、相手方の受信アドレス、自己のデータア
ドレス、送信データ数２記憶する。
、他の伝送装置から通知された受信情報、相手方のコン
トローラ礼号、相手方の受信アドレス、自己のデータア
ドレス、送信データ数２記憶する。
ステップ５ｊｔ３において、受信情報等により示された
データを、指定されたコントローラ（伝送装置）へ−回
だけ送信する。
データを、指定されたコントローラ（伝送装置）へ−回
だけ送信する。
ステップＳ５１において、返送フラグをセットする。
ステップＳＳ５において、他の伝送装置からのデ−夕受
信が有ったか否か企判断する。
信が有ったか否か企判断する。
データが受信された場合には、ステップＳ混において、
他の伝送装置から送られてきたデータを、そのデータと
共に送られてくるパラメータの指示に従って共通メモリ
／スに書き込む。
他の伝送装置から送られてきたデータを、そのデータと
共に送られてくるパラメータの指示に従って共通メモリ
／スに書き込む。
第６図は、伝送装置９の送信処理過程を示すフローチャ
ートである。
ートである。
ステップＳＡ／において、送信フラグ力タセットされて
いるか否かを判断する。
いるか否かを判断する。
送信フラグがセットされている場合には、ステップＳ４
．２において、送信すべきデータの有無を判断する（送
信条件のチェック）。
．２において、送信すべきデータの有無を判断する（送
信条件のチェック）。
送信すべきデータが有る場合には、ステップＳ６．？に
おいて、予め通知された情報に従って所定のデータを所
定の伝送装置へ送信する。
おいて、予め通知された情報に従って所定のデータを所
定の伝送装置へ送信する。
ステップ８６１において、返送フラグをセットする。
ステップＳＡ、ｔにおいて、返送すべきデータにおける
変更の有無を判断する。
変更の有無を判断する。
返送すべきデータに変更がある場合には、ステップｓＡ
／、において、他の伝送装置から通知された受信情報に
従って、所定のデータ？所定の伝送装置へ送信する。
／、において、他の伝送装置から通知された受信情報に
従って、所定のデータ？所定の伝送装置へ送信する。
次に、第一図ないし第６図を参照して、本実施例の全体
的な動作を説明する。
的な動作を説明する。
ｌ）あるコントローラおよび計算機が別のコントローラ
および計算機のデータを参照したい場合には、伝送すべ
き相手方のコントローラ番号、相手方のデータアドレス
、伝送データ数、自己の受信アドレスを、イニシャル時
に、自己の伝送装置に知らせる。
および計算機のデータを参照したい場合には、伝送すべ
き相手方のコントローラ番号、相手方のデータアドレス
、伝送データ数、自己の受信アドレスを、イニシャル時
に、自己の伝送装置に知らせる。
コ）次に、自己の伝送装置は、上述の情報を相手方の伝
送装置に伝送する。
送装置に伝送する。
３）これを受けとった相手方の伝送装置は、その後、こ
の情報分記憶しておき、指定されたデータを送り返す。
の情報分記憶しておき、指定されたデータを送り返す。
ｌＩ）その際、指定されたデータを常時全て送り返して
いると伝送路の専有率が増大してしまうので、最初の一
回目にデータを送り返し、それ以降は、指定されたデー
タに状態変化があったときにのみデータを送り返す。
いると伝送路の専有率が増大してしまうので、最初の一
回目にデータを送り返し、それ以降は、指定されたデー
タに状態変化があったときにのみデータを送り返す。
Ｓ）相手方の伝送装置から送り返されたデータを、共通
メモリの自己受信アドレスに格納する。
メモリの自己受信アドレスに格納する。
ｔ）以上の手順により、あるコントローラおよび計算機
は、相手方コントローラおよび計算機のデータを必要と
するとき、伝送に関する操作をいっさい行うことなく、
単に伝送装置内の共通メモリを参照すればよいことにな
る。
は、相手方コントローラおよび計算機のデータを必要と
するとき、伝送に関する操作をいっさい行うことなく、
単に伝送装置内の共通メモリを参照すればよいことにな
る。
７）データの送信についても受信動作の場合と同様、コ
ントローラおよび計算機はイニシャル時に送信条件、相
手方のコントローラ番号、自己の送信データアドレス、
相手方の受信アドレス、伝送データ数な自己の伝送装置
に通知する。
ントローラおよび計算機はイニシャル時に送信条件、相
手方のコントローラ番号、自己の送信データアドレス、
相手方の受信アドレス、伝送データ数な自己の伝送装置
に通知する。
ｇ） その伝送装置は通知された送信情報を記憶し、
以降、この情報に従って送信条件を調べ、条件成立時に
所定のデータを相手方伝送装置へ送信する。
以降、この情報に従って送信条件を調べ、条件成立時に
所定のデータを相手方伝送装置へ送信する。
９）上述のデータと同時に送られてきたパラメータに従
って、相手方の伝送装置は受は取ったデータを共通メモ
リの所定アドレスに格納する。
って、相手方の伝送装置は受は取ったデータを共通メモ
リの所定アドレスに格納する。
ノθ）コントローラおよび計算様は、以上の手順によす
、本システム設計時に決定した相手方コントローラとの
送受信に関する情報を、イニシャル時に一回だけ伝送装
置に知らせればよい。それ以降は、自己の伝送装置内に
ある共通メモリのみを参照していればよく、相手方コン
）ローラおよび計算機との伝送動作をまったく意識する
必要がない。
、本システム設計時に決定した相手方コントローラとの
送受信に関する情報を、イニシャル時に一回だけ伝送装
置に知らせればよい。それ以降は、自己の伝送装置内に
ある共通メモリのみを参照していればよく、相手方コン
）ローラおよび計算機との伝送動作をまったく意識する
必要がない。
／／）送受信データを追加する場合にも、伝送装置に通
知する情報をイニシャル時に追加するだけでよい。なお
、送受信に関する情報は、コントローラおよび計算機が
イニシャル時に供給するのみならず、処理途中において
、その情報を変更することも可能である。あるいは、送
受信に関する情報を予めＲＯＭ （リード オンリ メ
モリ）に記憶させ、そのＲＯＭを伝送装置内に装着する
ことも可能である。
知する情報をイニシャル時に追加するだけでよい。なお
、送受信に関する情報は、コントローラおよび計算機が
イニシャル時に供給するのみならず、処理途中において
、その情報を変更することも可能である。あるいは、送
受信に関する情報を予めＲＯＭ （リード オンリ メ
モリ）に記憶させ、そのＲＯＭを伝送装置内に装着する
ことも可能である。
以上説明したとおり、本発明によれば、コントローラお
よび計算機が必要とする送受信データに関する情報を予
め自己の伝送装置に与えておき、伝送に関する全ての処
理をその伝送装置に行わせ、相手方コントローラおよび
計算機におけるデータのηニジ企自己の伝送装置内のメ
モリに格納しておくことができるので、コントローラお
よび計算機は、伝送動作３意識することなく、他のコン
トローラおよび計算機のデータを自己のメモリ内のデー
タと全く区別せずに使用することができる。これにより
、コントローラおよび計算機の伝送に関する負担は著し
く減少し、同時に伝送量変化に伴う影響も受けなくなり
、もって、処理効率を非常に改善したデータ伝送システ
ムを得ることができる０
よび計算機が必要とする送受信データに関する情報を予
め自己の伝送装置に与えておき、伝送に関する全ての処
理をその伝送装置に行わせ、相手方コントローラおよび
計算機におけるデータのηニジ企自己の伝送装置内のメ
モリに格納しておくことができるので、コントローラお
よび計算機は、伝送動作３意識することなく、他のコン
トローラおよび計算機のデータを自己のメモリ内のデー
タと全く区別せずに使用することができる。これにより
、コントローラおよび計算機の伝送に関する負担は著し
く減少し、同時に伝送量変化に伴う影響も受けなくなり
、もって、処理効率を非常に改善したデータ伝送システ
ムを得ることができる０
第１図は従来から知られている伝送システムの一例を示
すブロック図、第２図は本発明を適用したデータ伝送シ
ステムの一実施例を示すブロック図、第３図ないし第６
図は第２図に示したシステムの制御子１１ｉｉ’ｊ ｆ
３示すフローチャートである。 ｌ・・・コントローラおよび計算機、 コ・・・伝送装置、 ３・・・伝送路、 グ・・・コントローラおよび計算機、 ！・・・ＣＰＵ（中央処理装置）、 ６・・・個別メモリ、 り・・・他のデバイス、 ｇ・・・バス、 り・・・伝送装置、 １０・・・マイク四プロセッサ、 ／ハ・・共通メモリ制御部、 ／２・・・共通メモリ、 ／３・・・個別メモリ、 ／り・・・伝送制御部、 ／ｊ・・・バス、 ／６・・・伝送路、 Ｓ 、３／ 〜Ｓ ３１１． Ｓ ９／ 〜Ｓ ４Ｚ、
！ｔ、 Ｓ＆／ＮＳ、ｔＡ。 Ｓ４／−８ＡＡ・・・制御ステップ。 特許出願人 富士電機製造株式会社 同 出願人 富士７アコム制御株式会社代理人弁理士−
谷 砂 − 第１図 第２図 第３図 第５図
すブロック図、第２図は本発明を適用したデータ伝送シ
ステムの一実施例を示すブロック図、第３図ないし第６
図は第２図に示したシステムの制御子１１ｉｉ’ｊ ｆ
３示すフローチャートである。 ｌ・・・コントローラおよび計算機、 コ・・・伝送装置、 ３・・・伝送路、 グ・・・コントローラおよび計算機、 ！・・・ＣＰＵ（中央処理装置）、 ６・・・個別メモリ、 り・・・他のデバイス、 ｇ・・・バス、 り・・・伝送装置、 １０・・・マイク四プロセッサ、 ／ハ・・共通メモリ制御部、 ／２・・・共通メモリ、 ／３・・・個別メモリ、 ／り・・・伝送制御部、 ／ｊ・・・バス、 ／６・・・伝送路、 Ｓ 、３／ 〜Ｓ ３１１． Ｓ ９／ 〜Ｓ ４Ｚ、
！ｔ、 Ｓ＆／ＮＳ、ｔＡ。 Ｓ４／−８ＡＡ・・・制御ステップ。 特許出願人 富士電機製造株式会社 同 出願人 富士７アコム制御株式会社代理人弁理士−
谷 砂 − 第１図 第２図 第３図 第５図
Claims (1)
- 複数の制御計算手段２各制御計算手段あてに設けた伝送
手段な介して伝送路に接続し、もってデータの授受を行
うデータ伝送システムにおいて、前記伝送手段の各々内
に、前記制御計算手段と共通して使用する記憶部と、前
記伝送路および前記制御計算手段からの情報に基づいて
該記憶部へのデータ書き込みを制御する制御部とを設け
、送受信に関する情報を前記制御計算手段から前記各々
の伝送手段に予め供給し、もって前記各々の伝送装置が
送受信動作を司どるよう構成したことご特徴とするデー
タ伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197763A JPS5989056A (ja) | 1982-11-12 | 1982-11-12 | デ−タ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197763A JPS5989056A (ja) | 1982-11-12 | 1982-11-12 | デ−タ伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5989056A true JPS5989056A (ja) | 1984-05-23 |
Family
ID=16379942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57197763A Pending JPS5989056A (ja) | 1982-11-12 | 1982-11-12 | デ−タ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5989056A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745559A (en) * | 1985-12-27 | 1988-05-17 | Reuters Limited | Method and system for dynamically controlling the content of a local receiver data base from a transmitted data base in an information retrieval communication network |
| US4750137A (en) * | 1986-02-07 | 1988-06-07 | Bmc Software, Inc. | System for optimizing data transmission associated with addressable-buffer devices |
| US5086402A (en) * | 1989-07-10 | 1992-02-04 | Simware, Inc. | Method for high speed data transfer |
| US5420965A (en) * | 1992-06-05 | 1995-05-30 | Software Projects, Inc. | Single pass method of compressing data transmitted to command driven terminal |
-
1982
- 1982-11-12 JP JP57197763A patent/JPS5989056A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745559A (en) * | 1985-12-27 | 1988-05-17 | Reuters Limited | Method and system for dynamically controlling the content of a local receiver data base from a transmitted data base in an information retrieval communication network |
| US4750137A (en) * | 1986-02-07 | 1988-06-07 | Bmc Software, Inc. | System for optimizing data transmission associated with addressable-buffer devices |
| USRE35110E (en) * | 1986-02-07 | 1995-12-05 | Bmc Software, Inc. | System for optimizing data transmission associated with addressable buffer devices |
| US5086402A (en) * | 1989-07-10 | 1992-02-04 | Simware, Inc. | Method for high speed data transfer |
| US5420965A (en) * | 1992-06-05 | 1995-05-30 | Software Projects, Inc. | Single pass method of compressing data transmitted to command driven terminal |
| US5598564A (en) * | 1992-06-05 | 1997-01-28 | Barker, Iii; W. Daniel | System for implementing state table in computer code |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2571067B2 (ja) | バスマスタ | |
| US5237567A (en) | Processor communication bus | |
| JPS6218949B2 (ja) | ||
| JPH02500783A (ja) | コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置 | |
| JPS5989056A (ja) | デ−タ伝送システム | |
| JPH0630078B2 (ja) | 端末装置初期ロ−ド制御方式 | |
| JP3256812B2 (ja) | 通信制御装置およびプロセッサ装置 | |
| EP0174446A2 (en) | Distributed multiprocessing system | |
| JP3345102B2 (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPS6367702B2 (ja) | ||
| JPS5846423A (ja) | ダイレクトメモリアクセス装置のインタ−フエイス回路 | |
| JPH01267764A (ja) | 周辺制御装置 | |
| JPS6243408Y2 (ja) | ||
| JPS63245753A (ja) | 分散型デ−タベ−スアクセス機構 | |
| JP2691031B2 (ja) | メモリ制御装置 | |
| JPS6072053A (ja) | 機番設定方式 | |
| JPS638500B2 (ja) | ||
| JPS63311555A (ja) | マルチプロセッサシステムにおける共有デ−タ制御方式 | |
| JPH03235152A (ja) | バス制御方式 | |
| JPS6315626B2 (ja) | ||
| JPH0378065A (ja) | 周辺装置の受信制御方式 | |
| JPS6124742B2 (ja) | ||
| JPH0329021A (ja) | プリンタサーバ | |
| JPH0264759A (ja) | 入出力処理装置 | |
| JPS63278130A (ja) | デ−タ処理装置 |