JPS5990947A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5990947A JPS5990947A JP57201454A JP20145482A JPS5990947A JP S5990947 A JPS5990947 A JP S5990947A JP 57201454 A JP57201454 A JP 57201454A JP 20145482 A JP20145482 A JP 20145482A JP S5990947 A JPS5990947 A JP S5990947A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- impregnated
- semiconductor substrate
- insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は大規模集積回路メモリー装置において、その蓄
積信号計が、パッケージ材料中に含まれるウラン、トリ
ウム等から放出されるα線によって撹乱される、いわゆ
るソフトエラーを効果的に排除することができる構造の
半導体装置に関する。
積信号計が、パッケージ材料中に含まれるウラン、トリ
ウム等から放出されるα線によって撹乱される、いわゆ
るソフトエラーを効果的に排除することができる構造の
半導体装置に関する。
従来例の構成とその問題点
半導体装置の製作するにあたり不可欠であるパッケージ
材料中には通常α線放出原子が含まれている。この原子
から放出されるα線のエネルギーは、平均して５ＭｅＶ
程度といわれている。５ＭｅＶ のエネルギーをもっ
たα線はノリコン中に約３０ミクロンの深さまで入り込
み、そこで消滅する。この消滅までの間、α線は、シリ
コン中で電子・正孔対を発生させ、ｎチャンネル形のＭ
ＯＳデバイスでは、このうちの電子が活性領域に集丑り
、誤動作の原因となる。この誤動作はソフトエラーと称
されている。この、α線によるソフトエラーを低減する
だめの方策として、従来ｄ、半導体装置を構成するｌ荘
気回路もしくは、素−ｒ構造を変えることによって行な
う方法、あるいは半導体素子の表面へ保獲膜を塗布する
方法がとられていだ４）前者は、例えば、ビット線の信
号量を大きくする回路方式、ワード線電圧を４二げる回
路方式、センスアンプの感度を上げる方式、あるいｄｌ
、ノモリセルサイズを大きクシ７、容量を増大させる構
造をとることによってα線の影響を低減するものである
。まだ、後者は半導体素子の表面に保護膜を塗布するこ
とによって、α線が半導体素子の活性領域に到達するの
を防止するもので、保護膜の厚みをα線の侵入深さ以上
に選定し、α線を保護膜内で消滅させるようにした方法
である。この保護膜形成の／ξめに一般に使用される塗
布剤は、ポリイミド系樹脂、およびシリコーン系樹脂で
あり、ソフトエラーを防止するためには、いずれも３０
ミクロン以上の塗布厚が必要とされる。
材料中には通常α線放出原子が含まれている。この原子
から放出されるα線のエネルギーは、平均して５ＭｅＶ
程度といわれている。５ＭｅＶ のエネルギーをもっ
たα線はノリコン中に約３０ミクロンの深さまで入り込
み、そこで消滅する。この消滅までの間、α線は、シリ
コン中で電子・正孔対を発生させ、ｎチャンネル形のＭ
ＯＳデバイスでは、このうちの電子が活性領域に集丑り
、誤動作の原因となる。この誤動作はソフトエラーと称
されている。この、α線によるソフトエラーを低減する
だめの方策として、従来ｄ、半導体装置を構成するｌ荘
気回路もしくは、素−ｒ構造を変えることによって行な
う方法、あるいは半導体素子の表面へ保獲膜を塗布する
方法がとられていだ４）前者は、例えば、ビット線の信
号量を大きくする回路方式、ワード線電圧を４二げる回
路方式、センスアンプの感度を上げる方式、あるいｄｌ
、ノモリセルサイズを大きクシ７、容量を増大させる構
造をとることによってα線の影響を低減するものである
。まだ、後者は半導体素子の表面に保護膜を塗布するこ
とによって、α線が半導体素子の活性領域に到達するの
を防止するもので、保護膜の厚みをα線の侵入深さ以上
に選定し、α線を保護膜内で消滅させるようにした方法
である。この保護膜形成の／ξめに一般に使用される塗
布剤は、ポリイミド系樹脂、およびシリコーン系樹脂で
あり、ソフトエラーを防止するためには、いずれも３０
ミクロン以上の塗布厚が必要とされる。
ところで、ソフトエラー防止のだめ、半導体装置を構成
する電気回路もしくは素子構造を変更する対策方法には
、電気回路の変更にともない半導体装置の製作用マスク
に大幅な変更がもたらされること、あるいはメモリセル
サイズの増大による集積度の低下が生じることなどの不
都合があった。
する電気回路もしくは素子構造を変更する対策方法には
、電気回路の変更にともない半導体装置の製作用マスク
に大幅な変更がもたらされること、あるいはメモリセル
サイズの増大による集積度の低下が生じることなどの不
都合があった。
一方、保護膜を塗布する対策方法は、上記の対策方法に
くらべてはるかに簡便であり、しかも、上記のような不
都合もない。
くらべてはるかに簡便であり、しかも、上記のような不
都合もない。
第１図は、半導体素子の表面にソフトエラー防止用の保
護膜を塗布する従来の方法を説明するだめの図である。
護膜を塗布する従来の方法を説明するだめの図である。
図示するように、半導体基板１をパッケージの基板接着
部２へ接着し、さらに半導体基板１上のボンディングパ
ノドと外部導出リードとの間を金線などの金属細線３に
より接続したのち、表面保護膜４を塗布、硬化させた構
造としている。なお、表面保護膜４の形成は、塗布剤と
してポリイミツド系樹脂あるいはシリコーン系樹脂を用
い、これを半導体基板１の表面に適准滴下させる塗布法
によって行う。
部２へ接着し、さらに半導体基板１上のボンディングパ
ノドと外部導出リードとの間を金線などの金属細線３に
より接続したのち、表面保護膜４を塗布、硬化させた構
造としている。なお、表面保護膜４の形成は、塗布剤と
してポリイミツド系樹脂あるいはシリコーン系樹脂を用
い、これを半導体基板１の表面に適准滴下させる塗布法
によって行う。
ところでこの方法で塗布された塗布膜の断面形状は、は
ぼ円孤状を呈する。そして、例えば半導体基板１のサイ
ズを６ミリメ一ドル角程度にし、基板端縁から活性領域
までの距離ａを２００ミクロン程度にとった場合、塗布
膜厚ｔ１ としてｔ１＝３０ミクロンが保たれるよう
に塗布したときの基板中央部での塗布膜厚ｔ２は３５０
〜３８０ミクロンになる。この塗布膜厚ｔ２ｒ１、セラ
ミ、夕封止する場合のハノケージキャビティ深さ、ある
いは、樹脂封止する場合のバ、ケージ高さからみて、望
ま（〜い塗布膜厚とされる３００ミクロンを超えており
、塗布膜厚ｔ２を３００ミクロン以下にする配慮が必要
である。
ぼ円孤状を呈する。そして、例えば半導体基板１のサイ
ズを６ミリメ一ドル角程度にし、基板端縁から活性領域
までの距離ａを２００ミクロン程度にとった場合、塗布
膜厚ｔ１ としてｔ１＝３０ミクロンが保たれるよう
に塗布したときの基板中央部での塗布膜厚ｔ２は３５０
〜３８０ミクロンになる。この塗布膜厚ｔ２ｒ１、セラ
ミ、夕封止する場合のハノケージキャビティ深さ、ある
いは、樹脂封止する場合のバ、ケージ高さからみて、望
ま（〜い塗布膜厚とされる３００ミクロンを超えており
、塗布膜厚ｔ２を３００ミクロン以下にする配慮が必要
である。
もう一つの問題点は、基板中央部に滴下された樹脂は、
その表面張力作用によって、端面が基板周辺部まで拡が
りにくい点である。滴下後１時間以−にの放置時間をと
らなければならないこともある。背に、基板形状が長方
形の場合には、更に長時間を要することもある。更にも
う一つの問題点は、滴下量のコントロールが厄介な点で
ある。上記の基板サイズの場合の滴下量として、９．７
ミＩＪグラムないし１０．３ミリグラムが適量であっ
たが、この値を越えた場合には、基板端部から塗布樹脂
が流出し、基板表面上に必要とされる厚みの保護膜を形
成することができず、一方、滴下量が少ない場合には、
基板端部に−１で樹脂が拡がらないなどの不都合が生じ
る。この１ミリグラム以下の滴下量のコントロールを定
常的に行なうには、ディスベンザ−の保守保全を確実に
行なう必要があり、これが製造工程における厄介な仕事
の一つとなるのであった。
その表面張力作用によって、端面が基板周辺部まで拡が
りにくい点である。滴下後１時間以−にの放置時間をと
らなければならないこともある。背に、基板形状が長方
形の場合には、更に長時間を要することもある。更にも
う一つの問題点は、滴下量のコントロールが厄介な点で
ある。上記の基板サイズの場合の滴下量として、９．７
ミＩＪグラムないし１０．３ミリグラムが適量であっ
たが、この値を越えた場合には、基板端部から塗布樹脂
が流出し、基板表面上に必要とされる厚みの保護膜を形
成することができず、一方、滴下量が少ない場合には、
基板端部に−１で樹脂が拡がらないなどの不都合が生じ
る。この１ミリグラム以下の滴下量のコントロールを定
常的に行なうには、ディスベンザ−の保守保全を確実に
行なう必要があり、これが製造工程における厄介な仕事
の一つとなるのであった。
発明の目的
本発明は、塗布すべき樹脂をあらかじめ含浸させた絶縁
布によって、半導体基板の活性領域上を被覆する構造と
することによって、表面保護膜形成のだめに樹脂を塗布
するようにした従来の方法で生じた塗布膜厚のばらつき
、あるいは、樹脂滴下量のコントロールのだめの塗布作
業上の問題などを排除するようにした半導体装１σの提
供を目的とするものである。′ 発明の構成 本発明の半導体装置は、半導体基板の少くとも活性領域
上を、樹脂を含浸させた絶縁布で被覆した構造に特徴を
有するものであり、ソフトエラー防止用の表面保護膜の
厚みの制御を容易にするばかりでなく、表面保横膜の形
成作業を１７ｉ１略化することもでき、本発明によれば
十分なソフトエラ一対策の施された半導体装置が実現さ
れる。
布によって、半導体基板の活性領域上を被覆する構造と
することによって、表面保護膜形成のだめに樹脂を塗布
するようにした従来の方法で生じた塗布膜厚のばらつき
、あるいは、樹脂滴下量のコントロールのだめの塗布作
業上の問題などを排除するようにした半導体装１σの提
供を目的とするものである。′ 発明の構成 本発明の半導体装置は、半導体基板の少くとも活性領域
上を、樹脂を含浸させた絶縁布で被覆した構造に特徴を
有するものであり、ソフトエラー防止用の表面保護膜の
厚みの制御を容易にするばかりでなく、表面保横膜の形
成作業を１７ｉ１略化することもでき、本発明によれば
十分なソフトエラ一対策の施された半導体装置が実現さ
れる。
実施例の説明
本発明の半導体装置では、ポリイミド樹脂、あるいに１
、／リコーン樹脂等の高分子樹脂を直接半導体基板上に
滴下塗布した構造にかえて、高分子樹脂を含浸させた絶
縁布を所定の寸法に裁断し、この絶縁布を半導体基板上
の活性領域に位置合わぜして被覆した構造をとる。この
絶縁布の構成要素である含浸用の高分子樹脂は常温にお
いて液状を呈し、絶縁布に含浸させた後、加熱処理によ
って、半硬化状態となり、この状態で所望の形状に加工
され、半導体基板上を被覆した後に熱処理を行なうこと
によって、完全に硬化するたとえばビスフェノールタイ
プのエポキシ樹脂などの樹脂であることが工業的には最
も望ましい。また、絶縁布は、合成樹脂繊維の織布が使
い易さの点ではすぐれているが、必ずしも織布である必
要はない。
、／リコーン樹脂等の高分子樹脂を直接半導体基板上に
滴下塗布した構造にかえて、高分子樹脂を含浸させた絶
縁布を所定の寸法に裁断し、この絶縁布を半導体基板上
の活性領域に位置合わぜして被覆した構造をとる。この
絶縁布の構成要素である含浸用の高分子樹脂は常温にお
いて液状を呈し、絶縁布に含浸させた後、加熱処理によ
って、半硬化状態となり、この状態で所望の形状に加工
され、半導体基板上を被覆した後に熱処理を行なうこと
によって、完全に硬化するたとえばビスフェノールタイ
プのエポキシ樹脂などの樹脂であることが工業的には最
も望ましい。また、絶縁布は、合成樹脂繊維の織布が使
い易さの点ではすぐれているが、必ずしも織布である必
要はない。
さらに、含浸用の高分子樹脂は、３５０’Ｃの温度で１
１１Ｊｒ間以内に完全硬化する！１！ｊ性を具備してい
るものであることが望ましく、４寺に１５０℃、３０分
程度の硬化条件の下で完全硬化するものであれば申し分
ない。このような高分子樹脂を含浸させた絶縁布を用い
るならば、半導体装置は、組立てに際して使用される材
料と、半導体基板との熱膨張係数は必ずしも適合したも
のではないが、硬化のだめの熱処理によって機械的破壊
あるいは電気的特性の劣化が生ずるおそれＩｒｌない。
１１Ｊｒ間以内に完全硬化する！１！ｊ性を具備してい
るものであることが望ましく、４寺に１５０℃、３０分
程度の硬化条件の下で完全硬化するものであれば申し分
ない。このような高分子樹脂を含浸させた絶縁布を用い
るならば、半導体装置は、組立てに際して使用される材
料と、半導体基板との熱膨張係数は必ずしも適合したも
のではないが、硬化のだめの熱処理によって機械的破壊
あるいは電気的特性の劣化が生ずるおそれＩｒｌない。
第２図および第３図は本発明で用いる絶縁布と上述した
構造を有する本発明の半導体装置の具体的な構造を例示
する断面図である。
構造を有する本発明の半導体装置の具体的な構造を例示
する断面図である。
以下に第２図および第３図を参照して本発明について詳
しく説明する。第２図で示す絶縁布５は素材である直径
約１００ミクロンのナイロン糸６で織った絶縁織布に、
たとえば、ビフェノールタイプのエポキシ樹脂と硬化剤
とを混合さＷた含浸剤７を含浸させ、これを表面採掘す
るべき半導体基板１の活性領域のＸＪ法に合せて裁断し
て形成されている。第３図は、この絶縁イｉＪ５で半導
体基板１の表面トを被覆しだ状態を示す図であり、金線
＋Ｍｌｌ線３による電極接続寸でか終了した半導体装置
組立構体を約１５０℃に加熱した状態で半導体基板１の
表面上を被覆して形成されている。ところで絶縁織布に
樹脂を含浸させ、これを加熱、冷却し、含浸樹脂を半硬
化状態にして形成した絶縁布を用い、Ｊ二記の温度条件
で加熱被覆すると、含浸樹脂が一担溶融する。そして、
更に等温加熱をつづけることによって、硬化反応がすす
み、約３０分で硬化する。この溶融時に、含浸樹脂は半
導体基板端面に向って流れ出す。この結果、第３図で示
すように、端部近傍でゆるやかに傾斜した樹脂面ができ
る。このようにして形成された表面保穫膜の半導体基板
中央部の厚さｔ２′は、はぼ絶縁布５の厚さによって決
定され、２ｏｏ〜２５０ミクロンの厚さになる。まだ、
半導体基板の端縁がら基板活性領域までの距離ａの範囲
内における樹脂の厚さｔ１′も５０ミクロン程度に保た
れる。すなわち、半導体基板上の全域にわたって、α線
によるノットエラー効果を防ぐに足りる厚さの保護絶縁
膜で覆われ、しかも、厚みの最大値がパッケージングに
支障をきだすことのない値とされた半導体装置が形成さ
れた。
しく説明する。第２図で示す絶縁布５は素材である直径
約１００ミクロンのナイロン糸６で織った絶縁織布に、
たとえば、ビフェノールタイプのエポキシ樹脂と硬化剤
とを混合さＷた含浸剤７を含浸させ、これを表面採掘す
るべき半導体基板１の活性領域のＸＪ法に合せて裁断し
て形成されている。第３図は、この絶縁イｉＪ５で半導
体基板１の表面トを被覆しだ状態を示す図であり、金線
＋Ｍｌｌ線３による電極接続寸でか終了した半導体装置
組立構体を約１５０℃に加熱した状態で半導体基板１の
表面上を被覆して形成されている。ところで絶縁織布に
樹脂を含浸させ、これを加熱、冷却し、含浸樹脂を半硬
化状態にして形成した絶縁布を用い、Ｊ二記の温度条件
で加熱被覆すると、含浸樹脂が一担溶融する。そして、
更に等温加熱をつづけることによって、硬化反応がすす
み、約３０分で硬化する。この溶融時に、含浸樹脂は半
導体基板端面に向って流れ出す。この結果、第３図で示
すように、端部近傍でゆるやかに傾斜した樹脂面ができ
る。このようにして形成された表面保穫膜の半導体基板
中央部の厚さｔ２′は、はぼ絶縁布５の厚さによって決
定され、２ｏｏ〜２５０ミクロンの厚さになる。まだ、
半導体基板の端縁がら基板活性領域までの距離ａの範囲
内における樹脂の厚さｔ１′も５０ミクロン程度に保た
れる。すなわち、半導体基板上の全域にわたって、α線
によるノットエラー効果を防ぐに足りる厚さの保護絶縁
膜で覆われ、しかも、厚みの最大値がパッケージングに
支障をきだすことのない値とされた半導体装置が形成さ
れた。
発明の効果
本発明によれば、パッケージ利料から放出されるα線が
半導体基板の表面にまで到達することを防止するだめの
保護絶縁膜の厚さが、少くとも活性領域上の全域でほぼ
均一とされた半導体装置が実現され、ソフトエラーの発
生が効果的に防止されるところとなり、半導体装１δの
信頼性が飛躍的に向上する効果が奏される。
半導体基板の表面にまで到達することを防止するだめの
保護絶縁膜の厚さが、少くとも活性領域上の全域でほぼ
均一とされた半導体装置が実現され、ソフトエラーの発
生が効果的に防止されるところとなり、半導体装１δの
信頼性が飛躍的に向上する効果が奏される。
まだ、保護絶縁膜の厚みが所定値以下の均一な厚みとな
るだめ、パッケージングに際して不都合をきだすことも
ない。
るだめ、パッケージングに際して不都合をきだすことも
ない。
第１図は従来方法によって製造されたソフトエラー防止
用の保護絶縁膜をもつ半導体装置の半導体基板部の断面
図、第２図は本発明の半導体装置で使用する絶縁布の構
成状態を示す図、第３図は本発明の半導体装置の半導体
基板部の断面図である０ １・・・・・・半導体基板、２・・・・・・基板接着部
、３・・・・・・金属細線、４・・・・・・表面保護膜
、５・・・・・・絶縁布、６・・・・・・ナイロン糸、
７・・・・・・含浸剤（樹脂）。
用の保護絶縁膜をもつ半導体装置の半導体基板部の断面
図、第２図は本発明の半導体装置で使用する絶縁布の構
成状態を示す図、第３図は本発明の半導体装置の半導体
基板部の断面図である０ １・・・・・・半導体基板、２・・・・・・基板接着部
、３・・・・・・金属細線、４・・・・・・表面保護膜
、５・・・・・・絶縁布、６・・・・・・ナイロン糸、
７・・・・・・含浸剤（樹脂）。
Claims (3)
- （１） 半導体基板の少なくとも活性領域上を、樹脂
を含浸させた絶縁布よりなる保護絶縁膜で被覆したこと
を特徴とする半導体装置。 - （２）絶縁布が、合成繊維の織布に樹脂を含浸させて形
成されていることを特徴とする特許請求の範囲第１項に
記載の半導体装置。 - （３）半導体基板が大規模集積回路メモリ素子基板であ
ることを特徴とする特許請求の範囲第１項に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201454A JPS5990947A (ja) | 1982-11-16 | 1982-11-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201454A JPS5990947A (ja) | 1982-11-16 | 1982-11-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5990947A true JPS5990947A (ja) | 1984-05-25 |
Family
ID=16441355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57201454A Pending JPS5990947A (ja) | 1982-11-16 | 1982-11-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990947A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007008848A2 (en) * | 2005-07-07 | 2007-01-18 | Seattle Genetics, Inc. | Monomethylvaline compounds having phenylalanine carboxy modifications at the c-terminus |
| JP2007514652A (ja) * | 2003-11-06 | 2007-06-07 | シアトル ジェネティックス， インコーポレイテッド | リガンドに結合体化可能なモノメチルバリン化合物 |
| JP2010523469A (ja) * | 2007-03-30 | 2010-07-15 | ジェネンテック， インコーポレイテッド | 抗体及びイムノコンジュゲートとこれらの使用方法 |
-
1982
- 1982-11-16 JP JP57201454A patent/JPS5990947A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007514652A (ja) * | 2003-11-06 | 2007-06-07 | シアトル ジェネティックス， インコーポレイテッド | リガンドに結合体化可能なモノメチルバリン化合物 |
| WO2007008848A2 (en) * | 2005-07-07 | 2007-01-18 | Seattle Genetics, Inc. | Monomethylvaline compounds having phenylalanine carboxy modifications at the c-terminus |
| JP2010523469A (ja) * | 2007-03-30 | 2010-07-15 | ジェネンテック， インコーポレイテッド | 抗体及びイムノコンジュゲートとこれらの使用方法 |
Non-Patent Citations (2)
| Title |
|---|
| JPN6015051113; Ｂｉｏｃｏｎｊｕｇａｔｅ Ｃｈｅｍ．， ２００８， Ｖｏｌ．１９， ｐｐ．１９６０-１９６３ * |
| JPN6015051114; Ｂｉｏｃｏｎｊｕｇａｔｅ Ｃｈｅｍ．， ２００６， Ｖｏｌ．１７， ｐｐ．１１４-１２４ * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2758261A (en) | Protection of semiconductor devices | |
| US4470063A (en) | Copper matrix electrode having carbon fibers therein | |
| US5980683A (en) | Production of a support element module for embedding into smart cards or other data carrier cards | |
| IE53635B1 (en) | Laser trimming pf circuit elements of semiconductive substrates | |
| US4201598A (en) | Electron irradiation process of glass passivated semiconductor devices for improved reverse characteristics | |
| US4240844A (en) | Reducing the switching time of semiconductor devices by neutron irradiation | |
| JPS6477148A (en) | Semiconductor storage device | |
| US4881885A (en) | Dam for lead encapsulation | |
| US4210464A (en) | Method of simultaneously controlling the lifetimes and leakage currents in semiconductor devices by hot electron irradiation through passivating glass layers | |
| JPS5990947A (ja) | 半導体装置 | |
| US5130781A (en) | Dam for lead encapsulation | |
| EP0012019B1 (en) | An electrode for a semiconductor device and method of making such an electrode | |
| JPS55130149A (en) | Semiconductor device | |
| JPS5636136A (en) | Semiconductor device | |
| JPS58112351A (ja) | 半導体装置 | |
| JPS5776868A (en) | Forming method for resin protected film | |
| JPS5636145A (en) | Thin semiconductor integrated circuit device and its manufacture | |
| JPS58124251A (ja) | 樹脂封止形半導体装置 | |
| JPS5887834A (ja) | 半導体装置の樹脂封止方法 | |
| JPH07302809A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH01133328A (ja) | 半導体素子の封止方法 | |
| JPS6219064B2 (ja) | ||
| JPH04369231A (ja) | 半導体装置の製造方法 | |
| KR100673938B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JPS5999747A (ja) | 半導体装置 |