JPS5991504A - アナログ信号処理装置 - Google Patents
アナログ信号処理装置Info
- Publication number
- JPS5991504A JPS5991504A JP20167182A JP20167182A JPS5991504A JP S5991504 A JPS5991504 A JP S5991504A JP 20167182 A JP20167182 A JP 20167182A JP 20167182 A JP20167182 A JP 20167182A JP S5991504 A JPS5991504 A JP S5991504A
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- signal
- analog
- processing device
- timing pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
木光明はアブログ信号処理装置に関する。
自動車等においてはエンジンが常に適正な燃焼を行なう
ｊ、うに飾Ｉ′３ｉ供ＸＦ７量等を制御−づ”るために
従来、第１図に示すようなアブログ信号処理装置が用い
られていた。
ｊ、うに飾Ｉ′３ｉ供ＸＦ７量等を制御−づ”るために
従来、第１図に示すようなアブログ信号処理装置が用い
られていた。
第１図において、Ａ／Ｄ （アナログ／ディジタル）変
換器１には第２図（ωに示Ｊようなアブログ信８が供給
される。このアナログ信号は吸気ｉ′！１．［、或いは
冷Ｎ」水温等のエンジンパラメータをレンリによって検
出したときのセンナの出力信号Ｃある。
換器１には第２図（ωに示Ｊようなアブログ信８が供給
される。このアナログ信号は吸気ｉ′！１．［、或いは
冷Ｎ」水温等のエンジンパラメータをレンリによって検
出したときのセンナの出力信号Ｃある。
Ａ／Ｄ変換器１の出力信号、づなわちディジタル信号は
マイクロブローセッサ等からなるＣ Ｉ） Ｕ ’（中
央演樟回路）２に供給され、ＣＰ ＬＪ ２は通常、エ
ンジンのクランクシャフトの回転に同期した一ＩＤＣ（
上死点）パルス、−或いはイグニシコンパルス等の第２
回出〉に示すようなタイミングパルスに応じてアナログ
信号を処理して例えば燃料供給装置４を制御Ｊ−るＪ：
うになされている。なお、タイミングパルスは波形整形
回路３を介してＣＩ−）Ｕ ２に供給される。
マイクロブローセッサ等からなるＣ Ｉ） Ｕ ’（中
央演樟回路）２に供給され、ＣＰ ＬＪ ２は通常、エ
ンジンのクランクシャフトの回転に同期した一ＩＤＣ（
上死点）パルス、−或いはイグニシコンパルス等の第２
回出〉に示すようなタイミングパルスに応じてアナログ
信号を処理して例えば燃料供給装置４を制御Ｊ−るＪ：
うになされている。なお、タイミングパルスは波形整形
回路３を介してＣＩ−）Ｕ ２に供給される。
しかしながら、ＣＰ Ｕ’ ２へのエンジンパラメータ
数が増加してＣＰＵ２へ接続されるＡ／Ｄ変換器の数が
増えると、ＣＰＵ２が単一のΔ／］〕変換器の出力信号
を読み取る時間には限界があるため各Ａ／Ｄ変換器の出
カイ３号に対するＣＰＵ２の読取速１αがＨくなる。よ
って、アナログ信号の標本化率が減少しＣＰ Ｕ ２の
読取データの精度が低下してしまうという問題点があっ
た。
数が増加してＣＰＵ２へ接続されるＡ／Ｄ変換器の数が
増えると、ＣＰＵ２が単一のΔ／］〕変換器の出力信号
を読み取る時間には限界があるため各Ａ／Ｄ変換器の出
カイ３号に対するＣＰＵ２の読取速１αがＨくなる。よ
って、アナログ信号の標本化率が減少しＣＰ Ｕ ２の
読取データの精度が低下してしまうという問題点があっ
た。
そこでζ本発明の目的は、アナログ信号の読取データの
粕厄の向上を図ったアナログ信号処理装置を提供Ｊるこ
とである。
粕厄の向上を図ったアナログ信号処理装置を提供Ｊるこ
とである。
本発明によるアナログ信号処理装置はアナログ信号中に
タイミングパルスに同期した所定基準レベルのパルスを
挿入してアナログ化】）をＡ／Ｄ変換し、そのＡ ／
Ｉ）変換によるディジタル信号からタイミングパルスに
同期したタイミングを検出りるように（１８″ｉ成され
ている１゜ 以−１・、本発明の実り面倒を第３区１．及び第４図を
参照して説明づる。
タイミングパルスに同期した所定基準レベルのパルスを
挿入してアナログ化】）をＡ／Ｄ変換し、そのＡ ／
Ｉ）変換によるディジタル信号からタイミングパルスに
同期したタイミングを検出りるように（１８″ｉ成され
ている１゜ 以−１・、本発明の実り面倒を第３区１．及び第４図を
参照して説明づる。
第３図に示した如く、本発明装置においては波形合成回
路５にはアシ−ログ信号と波形整形回路３を介したタイ
ミングパルスとが供給されるＪ、うになされている。波
形合成回路５の出力端にはＡ／Ｄ変換器１を介してＣＰ
Ｕ２が接続されている。
路５にはアシ−ログ信号と波形整形回路３を介したタイ
ミングパルスとが供給されるＪ、うになされている。波
形合成回路５の出力端にはＡ／Ｄ変換器１を介してＣＰ
Ｕ２が接続されている。
かかる構成において、第４図（ωに示づ”ようなアナロ
グ信号と第４図＋ｂ＋に示すようなタイミングパルスど
が波形合成回路５に供給される場合、波形合成回路５は
タイミングパルスの非入力時にはアナ［コグ（Ｕ ＋−
３を出力し、タイミングパルスの入力＋１：’ｊにはア
ナログ信号のレベル変動範囲から十分前れたピーク電位
Ｖａを有するパルス信号を出力す＝る。
グ信号と第４図＋ｂ＋に示すようなタイミングパルスど
が波形合成回路５に供給される場合、波形合成回路５は
タイミングパルスの非入力時にはアナ［コグ（Ｕ ＋−
３を出力し、タイミングパルスの入力＋１：’ｊにはア
ナログ信号のレベル変動範囲から十分前れたピーク電位
Ｖａを有するパルス信号を出力す＝る。
よって波形合成回路５の出力信号は第４図（Ｃ）のよう
な波形となり、そしてＡ／Ｄ変換器１によってディジタ
ル信号に変換されてＣＩ） ＬＪ ２に供給（＼れる。
な波形となり、そしてＡ／Ｄ変換器１によってディジタ
ル信号に変換されてＣＩ） ＬＪ ２に供給（＼れる。
ＣＰＵ２はＡ／Ｄ変換器１の出力データがアナログ′信
号のアナ１］グレベルを表ねりデータがタイミングパル
スの発生タイミングを表ゎＪデータか判別づる。
号のアナ１］グレベルを表ねりデータがタイミングパル
スの発生タイミングを表ゎＪデータか判別づる。
次に、ｃｐｕ２の判別動作を第５図の動作フロー図を参
照して説明り”る。
照して説明り”る。
ＣＩ） Ｕ ２は所定１ｉｌＪ間毎に先ず、Ａ／Ｌ）変
換器１の出力データＤ×を読み取る（ステップ１１）。
換器１の出力データＤ×を読み取る（ステップ１１）。
次いで、出力データＤｘが電位Ｖａに対応するディジタ
ル（＋＋’ｊ Ｏａに等しいか否かを判別するくステッ
プ１２＞、Ｄχ／川〕用の場合にはデータ［）Ｘはｊｌ
ノ゛１」グ信号のデータとして処理する（ステップ１３
）。一方、１つＸ＝［）ａの場合にはその時点をタイミ
ングパルスの発生タイミングとして処理！する（ステッ
プ１４）。
ル（＋＋’ｊ Ｏａに等しいか否かを判別するくステッ
プ１２＞、Ｄχ／川〕用の場合にはデータ［）Ｘはｊｌ
ノ゛１」グ信号のデータとして処理する（ステップ１３
）。一方、１つＸ＝［）ａの場合にはその時点をタイミ
ングパルスの発生タイミングとして処理！する（ステッ
プ１４）。
なｄ３、ＣＰ Ｕ ２はアナ［１グ信弓中のパルス仁君
にＪζるデータの欠落部分を補うために前後のデータか
ら補間計算り−るようにするのが望ましい。
にＪζるデータの欠落部分を補うために前後のデータか
ら補間計算り−るようにするのが望ましい。
第６図は波形合成回路５の具体回路例を示している。第
６図にＪ３いて、アブログスイッチ信号の入ツノ端ＩＮ
＋ に゛は・アナログスイッチ６が接続され、波形合成
回路３の出力信号スなわち、タイミングパルスの入力端
Ｉ Ｎ ２にはアナログスイッチ６の駆！ＶＪ ’ＪＷ
Ａとインバータ７を介してアナログスイッチ８の駆動端
とが接続されている。アナログスイッチ８には電位Ｖａ
が供給され、アナログスイッチ６．８の出力端には電圧
フォロワ回路９が接続され、電Ｊ’Ｅ）ｌロワ回路９の
出力信号が波形合成回路５の出力信号になっている。
６図にＪ３いて、アブログスイッチ信号の入ツノ端ＩＮ
＋ に゛は・アナログスイッチ６が接続され、波形合成
回路３の出力信号スなわち、タイミングパルスの入力端
Ｉ Ｎ ２にはアナログスイッチ６の駆！ＶＪ ’ＪＷ
Ａとインバータ７を介してアナログスイッチ８の駆動端
とが接続されている。アナログスイッチ８には電位Ｖａ
が供給され、アナログスイッチ６．８の出力端には電圧
フォロワ回路９が接続され、電Ｊ’Ｅ）ｌロワ回路９の
出力信号が波形合成回路５の出力信号になっている。
かかる構成の波形合成回路５においては、タイミングパ
ルスの非入力時にはアナログスイッチ６がオンになりか
つ、アナログスイッチ８がオフになり、アナログ信号が
雷江フＡロワ回路９から出力される。タイミングパルス
の入力時にはアナログスイッチ６がオフになりかつ、ア
ナログスイッチ８がオンになり、電位ｖａが電圧ノｋ
１．１ワ回路９から出力されるのである。
ルスの非入力時にはアナログスイッチ６がオンになりか
つ、アナログスイッチ８がオフになり、アナログ信号が
雷江フＡロワ回路９から出力される。タイミングパルス
の入力時にはアナログスイッチ６がオフになりかつ、ア
ナログスイッチ８がオンになり、電位ｖａが電圧ノｋ
１．１ワ回路９から出力されるのである。
このように、本発明のアナログ信号処理装置によれば、
ＣＩ） Ｕは単一の入力信舅のデータを読み取り、その
データからアナログ信号レベルを表わリーデータがタイ
ミングパルスの発生タイミングを表ねづデータかを判別
するため、ＣＰＵの入力端子数を減らすことができると
共にアナログ４言号の標本化率、ずなわらアナログ信号
の読取データの精度の向上が図れるのである。
ＣＩ） Ｕは単一の入力信舅のデータを読み取り、その
データからアナログ信号レベルを表わリーデータがタイ
ミングパルスの発生タイミングを表ねづデータかを判別
するため、ＣＰＵの入力端子数を減らすことができると
共にアナログ４言号の標本化率、ずなわらアナログ信号
の読取データの精度の向上が図れるのである。
第１図はアナログ信号処理装置の従来例を示−リブロッ
ク図、第２図くａはアナログ信号波形図、第２図＋ｂ＋
はタイミングパルス波形図、第３図は本発明のアブ［」
グ信号処理装冒の実施例を示すブロック図、第４図（ａ
）ないしくＣ）は第３図の回路の動作波形図、第５図は
第３図のＣＩ） Ｕの動作フロー図、第６図は第３図の
波形合成回路の具体回路例をポリ−回路図である。 主要部分の符号の説明 １・・・・・・Ａ／Ｄ変換器 ２・・・・・・ＣＰＵ ３・・・・・・波形整形回路 ５・・・・・・波形合成回路 出願人 本ＩＩ技１σｌ Ｉ業株式会社代理人
弁理士 藤村元彦
ク図、第２図くａはアナログ信号波形図、第２図＋ｂ＋
はタイミングパルス波形図、第３図は本発明のアブ［」
グ信号処理装冒の実施例を示すブロック図、第４図（ａ
）ないしくＣ）は第３図の回路の動作波形図、第５図は
第３図のＣＩ） Ｕの動作フロー図、第６図は第３図の
波形合成回路の具体回路例をポリ−回路図である。 主要部分の符号の説明 １・・・・・・Ａ／Ｄ変換器 ２・・・・・・ＣＰＵ ３・・・・・・波形整形回路 ５・・・・・・波形合成回路 出願人 本ＩＩ技１σｌ Ｉ業株式会社代理人
弁理士 藤村元彦
Claims (1)
- 所定の夕・イミングで発生づるタイミングパルスによつ
（動作し−Ｃアナログ信号をディジタル処理１）るアナ
［１グ信号処理装圃ぐあつ”Ｃ１前記アナログ信号中に
前記タイミングパルスに同期した所定基ｉ、ｌ（電位の
ピーク舶のパルスを挿入１゛る波形合成手段と、前記波
形合成手段の出力１菖舅の電位をディジクル信拐に変換
する変換手段と、前記ディジタル信号から前記所定基準
電位のピーク（ｎを検出しその検出時を前記タイミング
パルスの発生１１）とＪ８処１１ｊ ｊ’一段とを含む
ことを特徴とづるアリ１］グ信８処理装置、。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20167182A JPS5991504A (ja) | 1982-11-17 | 1982-11-17 | アナログ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20167182A JPS5991504A (ja) | 1982-11-17 | 1982-11-17 | アナログ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5991504A true JPS5991504A (ja) | 1984-05-26 |
| JPH0578042B2 JPH0578042B2 (ja) | 1993-10-28 |
Family
ID=16444965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20167182A Granted JPS5991504A (ja) | 1982-11-17 | 1982-11-17 | アナログ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5991504A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110326A (en) * | 1979-02-16 | 1980-08-25 | Nissan Motor Co Ltd | Signal processor |
-
1982
- 1982-11-17 JP JP20167182A patent/JPS5991504A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110326A (en) * | 1979-02-16 | 1980-08-25 | Nissan Motor Co Ltd | Signal processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0578042B2 (ja) | 1993-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023199A (en) | Pulse width modulation circuit and method | |
| JPH0123799B2 (ja) | ||
| JPS5991504A (ja) | アナログ信号処理装置 | |
| JP2550839B2 (ja) | ディジタル−アナログ変換装置 | |
| JPS58172016A (ja) | スイツチ信号検出方式 | |
| JPH0894681A (ja) | 周波数スペクトル分析装置 | |
| JPS60136830A (ja) | 演算処理装置 | |
| JPH06132791A (ja) | ノイズ除去回路 | |
| JP2852929B2 (ja) | 光電変換装置 | |
| JPS58538U (ja) | デ−タ速度変換回路 | |
| SU1399736A1 (ru) | Устройство дл суммировани временных интервалов | |
| JPH05315971A (ja) | シリアル−パラレル変換回路 | |
| JPS60154878U (ja) | 電子回路の動作スピ−ド測定装置 | |
| JPH04250721A (ja) | Ａｄ変換器 | |
| JPH0213858A (ja) | データのメモリ格納装置 | |
| JPH02137015A (ja) | Ａ／ｄ変換器 | |
| JPH02214380A (ja) | 映像信号処理装置 | |
| ATE41714T1 (de) | Vorrichtung zur erzeugung von hall fuer analoge tonsignale und verfahren zu deren betrieb. | |
| KR980004740A (ko) | Cd-비젼에서의 에코 처리 방법 | |
| JPH01147990A (ja) | 時間軸補正装置 | |
| JPS6198014A (ja) | ノイズパルス除去装置 | |
| JPS60103941U (ja) | Ｄ／ａコンバ−タ装置 | |
| JPS59207731A (ja) | アナログデジタル変換方法 | |
| JPH0451787A (ja) | Ｃｃｄ遅延差雑音除去回路 | |
| JPS5914829B2 (ja) | デジタルデ−タ処理装置 |