JPS5991580A - サンプリング積分回路 - Google Patents
サンプリング積分回路Info
- Publication number
- JPS5991580A JPS5991580A JP57202336A JP20233682A JPS5991580A JP S5991580 A JPS5991580 A JP S5991580A JP 57202336 A JP57202336 A JP 57202336A JP 20233682 A JP20233682 A JP 20233682A JP S5991580 A JPS5991580 A JP S5991580A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- amplifier
- offset voltage
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title abstract description 14
- 230000010354 integration Effects 0.000 title description 7
- 230000005540 biological transmission Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はインピーダンス測定器に使用するサンプリング
積分回路に関し、特に、オフセット電圧補償回路を具備
したサンプリング箱分回路に関する。
積分回路に関し、特に、オフセット電圧補償回路を具備
したサンプリング箱分回路に関する。
従来、サンプリング積分回路を使用したインピーダンス
測定器においては、サンプリングパルスが発生するノイ
ズの影響によってオフセット電圧が生じ、測定誤差を生
じる（特願昭５６−１７３８５４号参Ｒ＠）という欠点
があった。
測定器においては、サンプリングパルスが発生するノイ
ズの影響によってオフセット電圧が生じ、測定誤差を生
じる（特願昭５６−１７３８５４号参Ｒ＠）という欠点
があった。
本発明は上記欠点に鑑みなされたもので、測定系のオフ
セット電圧を、サンプリングパルスによるノイズの影響
をも含め゛Ｃ補償するこ、とにより、誤差の生じないサ
ンプリング積分回路を提供することを目的とする。
セット電圧を、サンプリングパルスによるノイズの影響
をも含め゛Ｃ補償するこ、とにより、誤差の生じないサ
ンプリング積分回路を提供することを目的とする。
以下、本発明の一実施例を用い′Ｃ詳説する。
第１図は本発明のサンプリング積分回路のブロック図で
ある。第１図におい゛Ｃ１増幅器１０入力端子と接地電
位間にはスイッチＳＷ１が設けられている。増幅器１の
出力端子は他の増幅器等（図示せず）、位相検波器２、
ＦＥＴ等の半導体によって構成されたスイッチＳＷ２お
よび抵抗Ｉ（４を介して演算増幅器３０反転入力端子に
接続されＣいも又、位相検波器２には発振回路（図示せ
ず）から被測定信号Ｖｓと同相若しくは一９０°移相し
た基準信号Ｖｒ が入力される。演算増幅器３は抵抗Ｒ
４゜反転入力端子および出力端子間に接続されたコンデ
ンサＣ２と共に積分器を構成している。コンデンサＣ２
の両端にはスイッチＳＷ４ が接続されＣいる。演算増
幅器３の出力端子は抵抗Ｒ１を介して演算増幅器４０反
転入力端子に接続されている。
ある。第１図におい゛Ｃ１増幅器１０入力端子と接地電
位間にはスイッチＳＷ１が設けられている。増幅器１の
出力端子は他の増幅器等（図示せず）、位相検波器２、
ＦＥＴ等の半導体によって構成されたスイッチＳＷ２お
よび抵抗Ｉ（４を介して演算増幅器３０反転入力端子に
接続されＣいも又、位相検波器２には発振回路（図示せ
ず）から被測定信号Ｖｓと同相若しくは一９０°移相し
た基準信号Ｖｒ が入力される。演算増幅器３は抵抗Ｒ
４゜反転入力端子および出力端子間に接続されたコンデ
ンサＣ２と共に積分器を構成している。コンデンサＣ２
の両端にはスイッチＳＷ４ が接続されＣいる。演算増
幅器３の出力端子は抵抗Ｒ１を介して演算増幅器４０反
転入力端子に接続されている。
演算増幅器４の非反転入力端子は接地されている。
演算増幅器４は抵抗ＲＩ ＋ ”２と共に反転増幅器を
構成している。演算増幅器４の出力端子は抵抗Ｒ３゜ス
イッチＳＷ３ を介し°Ｃ演算増幅器３の非反転入力端
子に接続され゛（いる。演算増幅器３の非反転入力端子
はコンテンプＣＩ を介して接地されている。コンデン
サＣＩは抵抗Ｒ３と共に平滑回路を構成している。又、
各スイッチＳＷ、、 ＳＷ２． Ｓ〜■３．ＳＷ４は制
御回路５によって開閉制御される。
構成している。演算増幅器４の出力端子は抵抗Ｒ３゜ス
イッチＳＷ３ を介し°Ｃ演算増幅器３の非反転入力端
子に接続され゛（いる。演算増幅器３の非反転入力端子
はコンテンプＣＩ を介して接地されている。コンデン
サＣＩは抵抗Ｒ３と共に平滑回路を構成している。又、
各スイッチＳＷ、、 ＳＷ２． Ｓ〜■３．ＳＷ４は制
御回路５によって開閉制御される。
次に本発明のサンプリング積分回路の動作を説明する。
第２図は第１図に示すサンプリング積分回路のタイミン
グ図である。第１図および第２図において、初期状態と
してスイッチｓｗ、 、 ｓｗ２． ｓｗ３は開状態、
スイッチＳＷ４ は閉状態にある。時刻ｉｏにおいて、
オフセントｙ電圧補償が開始される。
グ図である。第１図および第２図において、初期状態と
してスイッチｓｗ、 、 ｓｗ２． ｓｗ３は開状態、
スイッチＳＷ４ は閉状態にある。時刻ｉｏにおいて、
オフセントｙ電圧補償が開始される。
即ち、制御回路５にょっＣ、スイッチｓｗ、、 ｓｗ３
は閉、ＳＷ４は開にさｆ’Ｌる。スイッチＳＷ２は閉時
間て１．開時間て２の間隔で開閉制御される。スイッチ
ＳＷ２の開閉周期は可変である。前記状態では、被測定
信号Ｖｉは増幅器１に入力されない。コンデンサＣ１へ
は、増幅器１および演算増幅器３等のオフセット電圧、
スイッチＳｗ２の開閉にょっＣ生じるノイズによるオフ
セット電圧が抵抗１（３゜スイッチＳＷ３ を介して充
電される。コンデンサＣ１は演算増幅器３等のオフセッ
ト電圧およびスイッチＳＷ２ の開閉にょっ°（生じる
パルスノイズによって充電され、その両端電圧は餘々（
・・こ土性し、遂には一定電圧となる。出方電圧ｖｏ
も同時に一定となる。この電圧は増幅器１、演算増幅
器３等のオフセット電圧およびスイッチｓｗ２の開閉に
起因するオフセット電圧等を補償する。その後、時刻１
．においてスイッチｓｗ、 、 ｓｗ３＆！ｆｌ’＋制
御回路５によつ゛（開状態にされ、被測定信号ｖ１のサ
ンプリング積分が開始される。被測定イ言号Ｖ−ま増幅
器工および他の増幅器等（図示せず）を介し−Ｃ１被測
定信号ｖＳとし〔位相検波器２しこ入力される。
は閉、ＳＷ４は開にさｆ’Ｌる。スイッチＳＷ２は閉時
間て１．開時間て２の間隔で開閉制御される。スイッチ
ＳＷ２の開閉周期は可変である。前記状態では、被測定
信号Ｖｉは増幅器１に入力されない。コンデンサＣ１へ
は、増幅器１および演算増幅器３等のオフセット電圧、
スイッチＳｗ２の開閉にょっＣ生じるノイズによるオフ
セット電圧が抵抗１（３゜スイッチＳＷ３ を介して充
電される。コンデンサＣ１は演算増幅器３等のオフセッ
ト電圧およびスイッチＳＷ２ の開閉にょっ°（生じる
パルスノイズによって充電され、その両端電圧は餘々（
・・こ土性し、遂には一定電圧となる。出方電圧ｖｏ
も同時に一定となる。この電圧は増幅器１、演算増幅
器３等のオフセット電圧およびスイッチｓｗ２の開閉に
起因するオフセット電圧等を補償する。その後、時刻１
．においてスイッチｓｗ、 、 ｓｗ３＆！ｆｌ’＋制
御回路５によつ゛（開状態にされ、被測定信号ｖ１のサ
ンプリング積分が開始される。被測定イ言号Ｖ−ま増幅
器工および他の増幅器等（図示せず）を介し−Ｃ１被測
定信号ｖＳとし〔位相検波器２しこ入力される。
今、信号■Ｓと同位相の基準信号ｖｒを位相検波器２に
供給すると、位相検波器２の出力端子をζをま正の信号
Ｖが得られる。スイッチＳＷ２カー閉状態のとき信号Ｖ
は演算増幅器３、コンデンサＣ２力・ら成る積分回路に
よつ゛Ｃ積分された後、演算増１Ｍ器４を介し゛（出方
電圧ｖＯとし°（出力される。スイッチＳ〜■２ が開
状態の時、出力電圧Ｖｏ＆ま前の電圧に床付される。ス
イッチＳＷ２ の開閉（てよって前記動作が（り返され
、その結果、入力信号Ｖｉを積分した出力電圧ｖＯが得
られる。
供給すると、位相検波器２の出力端子をζをま正の信号
Ｖが得られる。スイッチＳＷ２カー閉状態のとき信号Ｖ
は演算増幅器３、コンデンサＣ２力・ら成る積分回路に
よつ゛Ｃ積分された後、演算増１Ｍ器４を介し゛（出方
電圧ｖＯとし°（出力される。スイッチＳ〜■２ が開
状態の時、出力電圧Ｖｏ＆ま前の電圧に床付される。ス
イッチＳＷ２ の開閉（てよって前記動作が（り返され
、その結果、入力信号Ｖｉを積分した出力電圧ｖＯが得
られる。
以上述べた如く本発明によれば、ニャフセット電圧補償
時、スイッチＳＷ２は開閉動作を行なつ゛ているので、
テンブリング積分時、スイッチＳＷ２の開閉によるノイ
ズの影響を除去でき、極め−Ｃ誤差の少ないサンプリン
グ積分回路を構成できる。
時、スイッチＳＷ２は開閉動作を行なつ゛ているので、
テンブリング積分時、スイッチＳＷ２の開閉によるノイ
ズの影響を除去でき、極め−Ｃ誤差の少ないサンプリン
グ積分回路を構成できる。
第１図は本発明のサンプリング積分回路のブロック図。
第２図は本発明のサンプリング積分回路のタイミング図
。 １：増幅器 ２：位相検波器 ３．４：演算増幅器 ５：Ｈ１ｌＪｆ卸回路 ＳＷ１〜ＳＷ４ ：スイッチ
。 １：増幅器 ２：位相検波器 ３．４：演算増幅器 ５：Ｈ１ｌＪｆ卸回路 ＳＷ１〜ＳＷ４ ：スイッチ
Claims (1)
- 【特許請求の範囲】 被測定信号の伝送路を接地するための第１スイツチと、
前記第１スイツチと積分器の第１入力端子との間に接続
された第２スイツチと、前記積分器の出力部に接続され
た反転増幅器と、前記反転増幅器の出力部と前記積分器
の第２入力端子との間に設けられた第３スイツチおよび
抵抗器と、前記積分器の第２入力端子と接地間に設けら
れたコー ンデンサと、前記第１、第２、第３スイツ
チを制御する制御回路とから成り、前記制御回路は前記
第１、第３スイツチを閉じる第１モードおよび前記第１
、第３スイツチを開く第２モードを有し、前記第１、第
２モードのいずれのモードにおい°〔も前記第２スイツ
チをくり返し開閉制御することを特徴とするサンプリン
グ積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202336A JPS5991580A (ja) | 1982-11-18 | 1982-11-18 | サンプリング積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202336A JPS5991580A (ja) | 1982-11-18 | 1982-11-18 | サンプリング積分回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5991580A true JPS5991580A (ja) | 1984-05-26 |
Family
ID=16455852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202336A Pending JPS5991580A (ja) | 1982-11-18 | 1982-11-18 | サンプリング積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5991580A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595180A (en) * | 1979-01-10 | 1980-07-19 | Toshiba Corp | Error correcting unit of integrator |
| JPS5779580A (en) * | 1980-09-08 | 1982-05-18 | American Micro Syst | Off-set compensation for integrator with capacitor to be switched |
-
1982
- 1982-11-18 JP JP57202336A patent/JPS5991580A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595180A (en) * | 1979-01-10 | 1980-07-19 | Toshiba Corp | Error correcting unit of integrator |
| JPS5779580A (en) * | 1980-09-08 | 1982-05-18 | American Micro Syst | Off-set compensation for integrator with capacitor to be switched |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806846A (en) | High accuracy direct reading capacitance-to-voltage converter | |
| EP0540052A1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| JP4233142B2 (ja) | 容量可変電圧変換器を有する可変コンデンサ・トランスデーサ及びセンサ・トランスデューサ | |
| JPS6214067A (ja) | ２つの低値容量の比を測定するためのデバイス | |
| US4086541A (en) | Time division multiplexing amplifier | |
| GB2217466A (en) | Apparatus for measuring an AC electrical parameter of a device | |
| US4215315A (en) | Low frequency signal period or ratio (period)-to-voltage converter | |
| JPS5991580A (ja) | サンプリング積分回路 | |
| JPH0337075Y2 (ja) | ||
| US4163221A (en) | Capacitance to digital conversion system | |
| JP2988039B2 (ja) | 周波数／周期測定装置 | |
| JPS62165281A (ja) | 積分回路 | |
| JPH036035Y2 (ja) | ||
| JPS59165571A (ja) | 直流再生回路 | |
| RU2018137C1 (ru) | Измерительный преобразователь напряжения во временной интервал | |
| JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
| JPH0355070Y2 (ja) | ||
| SU1695391A1 (ru) | Аналоговое запонинающее устройство дл узкополосного сигнала | |
| JPH0371073B2 (ja) | ||
| SU1656470A1 (ru) | Электрометрический преобразователь малых токов и зар дов | |
| SU679814A1 (ru) | Устройство дл калибровки многоканальной аппаратуры | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| JPS649581B2 (ja) | ||
| JP3012280B2 (ja) | 混成集積回路の機能トリミング方法 | |
| SU1095078A1 (ru) | Устройство дл измерени напр жени |