JPS5992932U - Ｄｍａ制御装置 - Google Patents

Ｄｍａ制御装置

Info

Publication number
JPS5992932U
JPS5992932U JP19042382U JP19042382U JPS5992932U JP S5992932 U JPS5992932 U JP S5992932U JP 19042382 U JP19042382 U JP 19042382U JP 19042382 U JP19042382 U JP 19042382U JP S5992932 U JPS5992932 U JP S5992932U
Authority
JP
Japan
Prior art keywords
address
output
bit
control device
dma control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19042382U
Other languages
English (en)
Inventor
内田　道久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP19042382U priority Critical patent/JPS5992932U/ja
Publication of JPS5992932U publication Critical patent/JPS5992932U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図はこの考案に係わるＤＭＡ制御装置全体の構成を
示すブロック図、第２図は８ビット用ＤＭＡＣ−ＬＳＩ
のアドレスラインを、単に１６ビツトＣＰＵシステムの
アドレスライン下位桁に接続シただけの場合と、本考案
による場合とにおいて、メモリマツプ上における転送エ
リアの違いを示す図である。 １・・・ＤＭＡＣ、ＬＳＩ、２・・・ＮＡＮＤ回路、３
・・・トライステートバッファ、４・・・プリセットカ
ウンタ、５・・・ゲート回路。

Claims (1)

  1. 【実用新案登録請求の範囲】 Ｎビットのアドレス空間にアクセス可能なりＭＡＣ−Ｌ
    ＳＩと； 前記ＤＭＡＣ，ＬＳＩから出力されるＮビットのアドレ
    スデータの先頭値または最終値を検出する境界アドレス
    検出回路と； ＣＰＵからのデータで初期値が設定されるとともに、前
    記境界アドレス検出回路の出力で歩進制御されるＭビッ
    トプリセットカウンタと；前記ＤＭＡＣ，ＬＳＩから各
    アドレスアクセスのたびに出力されるストローブ信号に
    応答して、前記プリセットカウンタの出力をアドレスバ
    スに送出するゲート回路とを備え； （Ｎ＋Ｍ）ビットのアドレス空間にアクセス可能とした
    ことを特徴とするＤＭＡ制御装置。　　　　　　　　゛
JP19042382U 1982-12-15 1982-12-15 Ｄｍａ制御装置 Pending JPS5992932U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19042382U JPS5992932U (ja) 1982-12-15 1982-12-15 Ｄｍａ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19042382U JPS5992932U (ja) 1982-12-15 1982-12-15 Ｄｍａ制御装置

Publications (1)

Publication Number Publication Date
JPS5992932U true JPS5992932U (ja) 1984-06-23

Family

ID=30410300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19042382U Pending JPS5992932U (ja) 1982-12-15 1982-12-15 Ｄｍａ制御装置

Country Status (1)

Country Link
JP (1) JPS5992932U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57105058A (en) * 1980-12-22 1982-06-30 Casio Comput Co Ltd Dma transfer system between banks

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57105058A (en) * 1980-12-22 1982-06-30 Casio Comput Co Ltd Dma transfer system between banks

Similar Documents

Publication Publication Date Title
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
JPS5851333U (ja) プログラム処理装置
JP2975638B2 (ja) 半導体集積回路
JPS5851336U (ja) ダイレクト・メモリ・アクセス制御回路
JPS6048566A (ja) メモリバスアクセス方式
JPH04237346A (ja) マイクロプロセッサシステム
JPS58129554U (ja) メモリマツプ式ｉ／ｏを有するデ−タ処理装置
JPS59138928U (ja) プロセス出力回路
JPS6065843U (ja) メモリアドレス拡張回路
JPS6034652U (ja) 情報転送装置
JPS6052536U (ja) マイクロプロセッサの信号検出回路
JPS62127962A (ja) マイクロコンピユ−タ
JPS6057855U (ja) デュアルｃｐｕ方式情報処理装置
JPS59147236U (ja) インタ−フエイス制御装置
JPS58138146U (ja) シリアルデ−タ入力装置
JPH0594404A (ja) ダイレクト・メモリ・アクセス・コントローラ
JPH04160458A (ja) Ｄｍａコントローラ周辺回路
JPS5937633U (ja) キ−ボ−ド付プリンタ
JPS614237U (ja) ビデオテ−プレコ−ダ
JPS59107800U (ja) コンピユ−タシステムの機能チエツク装置
JPH0215095B2 (ja)
JPS59169633U (ja) バツフア回路
JPS6076443U (ja) 磁気デイスク装置
JPS58164046U (ja) マイクロプロセツサの制御装置
JPS5992929U (ja) Ｄｍａ装置のメモリ監視装置