JPS599459Y2 - 電圧一周波数変換器 - Google Patents

Description

【考案の詳細な説明】 この考案は、入力信号の直流電圧に比例する周波数に変
換する電圧一周波数変換器に関し、回路構或の簡略化を
目的とする。

従来の電圧一周波数変換器は第１図に図示したような回
路構或になっている。

すなわち、入力端子１，２と出力端子３，４間に積分器
回路Ａ、電圧コンパレー夕回路Ｂ、ワンショット回路Ｃ
が直列に接続され、ワンショット回路Ｃと積分器回路Ａ
間にスイッチ回路Ｄが接続されて回路が構或されている
。

そして、積分器回路Ａは、積分用演算増幅器５の十側の
人力端に保護用の第１抵抗６が接続され、かつ一側の人
力端に積分用抵抗７が接続されるとともに十例の入力端
子１に接続され、さらに演算増幅器５の一側の入力端と
出力端間に入力信号を積分する積分用コンテ゛ンサ８が
接続されて構或されている。

また電圧コンパレータ回路Ｂは、コンパレータ用演算増
幅器９の十側の人力端に基準電圧発生用の基準電源１０
が接続され、かつ一側の入力端に保護用の第２抵抗１１
が接続されるとともに積分器回路Ａに接続され、さらに
、コンパレータ用演算増幅器９の出力端に逆電流防止用
のダイオード１２のアノードが接続されて構或されてお
り、またコンパレー夕用演算増幅器９の出力電圧は、比
較する積分用演算増幅器５の出力電圧が基準電源１０の
基準電圧より高くなった時、一の飽和電圧から十の飽和
電圧に移行するようになっている。

さらに、ワンショット回路Ｃは、スイッチ回路駆動用の
単安定マルチバイブレータ１３の入力端Ｓにインピーダ
ンス整合用抵抗１４が接続されるとともに、電圧コンパ
レー夕回路Ｂのダイオード１２のカソードに接続され、
かつ出力端ＱまたはＱが十側の出力端子３に接続される
とともに時間設定用抵抗１５の一端に接続され、さらに
時間設定用抵抗１５の他端と時間設定用コンデンサ１６
の接続点が単安定マルチバイブレータ１３の帰還用端子
ｒに接続され、他にクロツクパルス入力用の外部端子ｄ
およびｃｋを備えて構或され、単安定マルチバイブレー
タ１３は入力端Ｓに十の電圧が印加されて駆動し、十の
電圧を発生するようになっている。

そして、スイッチ回路Ｄは、スイッチ素子１８の作動片
１８ ａと保護用の第３抵抗１９の一端が接続されてな
り、スイッチング素子１８が積分用コンデ゛ンサ８の両
端に接続されるとともに、第３抵抗１９の他端が単安定
マルチバイブレータ１３の出力端に接続されており、ス
イッチング素子１８は電圧印加されてオンするようにな
っている。

つぎに、前記電圧一周波数変換器の動作を説明する。

人力端子１，２間に直流電圧が印加されると、積分用抵
抗７を介して積分用コンデンサ８が定電流で充電される
。

そして、積分用演算増幅器５の入力端が入力端子１，２
に逆極性に接続されているため、積分用コンデンサ８の
充電に上り積分用演算増幅器５の出力電圧が一定の傾斜
をもってＯＶがら直線的に下降をはじめる。

この場合の積分用演算増幅器５の出力電圧は基準電源１
０の基準電圧よりも高く、コンパレータ用演算増幅器９
の出力電圧は一の飽和電圧を保持し、また単安定マルチ
バイブレータ１３の出力は零の安定状態を保持する。

したがって、スイッチング素子１８もオフされたままで
あり、積分用コンデ゛ンサ８はさらに定電流充電され、
かつ積分用演算増幅器５の出力電圧も下降を続ける。

そして、積分用演算増幅器５の出力電圧が基準電圧より
低くなると、コンパレー夕用演算増幅器９は正帰還され
た状態、いわゆる発振するような状態となり、その出力
電圧は十の飽和電圧に移行し、さらに、単安定マルチバ
イブレータ１３がこの十の飽和電圧を入力端Ｓに印加さ
れて駆動し、出力端Ｑより十の電圧が出力されるととも
に出力端子３，４問およびスイッチング素子１８に印加
され、スイッチング素子１８が作動してオンし、積分用
コンデンサ８の電荷が放電される。

この時、単安定マルチバイブレータ１３の出力電圧が時
間設定用抵抗１５および時間設定用コンデンサ１６を介
して単安定マルチバイブレータ１３の帰還用端子ｒに帰
還されており、該抵抗１５および該コンデンサ１６の時
定数により決定される所定時間が経過すると、単安定マ
ルチバイブレーク１３がリセットされて再び零の安定状
態に移行し、スイッチング素子１８がオフする。

そして、以上の動作サイクルを繰り返すことにより、単
安定マルチバイブレーク１３から繰り返し矩形パルスが
出力される。

すなわち、入力信号の直流電圧に比例した周波数で矩形
パルスが発生するようになっている。

ところで、前記電圧一周波数変換器は複雑な回路構或に
なっており、したがって、使用する電気部品数が多く、
高価なものとなるとともに信頼性も低下する等の欠点を
有している。

この考案は、前記従来の欠点に留意し、電圧一周波数変
換器の回路構或を簡略化するものであり、つぎに、この
考案をその１実施例を示した第２図以下の図面とともに
詳細に説明する。

第２図において、第１図と同一記号は同一のものを示し
、２０は基準電源１０とコンパレー夕用演算増幅器９の
十側の入力端間に接続された保護用の第４抵抗、２１は
コンパレータ用演算増幅器９の十側の入力端および出力
端間に接続された帰還用コンデンサであり、帰還用コン
テ゛ンサ２１とコンパレータ用演算増幅器９の出力端と
の接続点に第３抵抗１９の他端が接続され、コンパレー
タ用演算増幅器９の出力端との接続点に第３抵抗１９の
他端が接続され、コンパレータ用演算増幅器９、基準電
源１０、第２抵抗１１，第４抵抗２０、帰還用コンデン
サ２１によりワンショット機能を有する電圧コンパレー
タ回路Ｂ′が構威されている。

つぎに、前期実施例の動作を説明する。

積分器回路Ａおよびスイッチ回路Ｄの機能は第１図と同
様であり、したがって、入力端子１，２間に直流電圧が
印加されると、スイッチング素子１８がオフされている
ので積分用抵抗７を介して積分用コンデンサ８に定電流
で充電され、そのため積分用演算増幅器５の出力電圧が
Ｏ■がら一定の傾斜をもって直線的に下降する。

この積分用演算増幅器５の出力電圧と基準電源１０の基
準電圧とがコンパレータ用演算増幅器９において比較さ
れるとともに、十または一の飽和電圧として出力される
。

すなわち、第３図の積分用演算増幅器５の出力電圧Ｖｓ
を示す同図ａ図と、コンパレータ用演算増幅器９の出力
電圧■，を示す同図ｂ図において、積分用演算増幅器５
の出力電圧■５が基準電圧より高い場合、コンパレータ
用演算増幅器９の出力電圧が一の飽和電圧（−Ｖｐ’）
を保持しており、スイッチング素子１８もオフ状態であ
り、したがって、積分用コンデンサ８が定電流で充電さ
れ続ける。

そして、積分用演算増幅器５の出力電圧■５がＯ■がら
下降をはじめて時間Ｔ１後に基準電圧とほぼ同電圧Ｖｓ
／になり、つぎに、該電圧■５が基準電圧より低くなる
と同時に電圧コンパレー夕回路Ｂ′が動作し、かつコン
パレータ用演算増幅器９の出力電圧■，が反転して十の
飽和電圧ｖｐ／まで瞬時に上昇するとともに、スイッチ
ング素子１８がオンされて積分用コンデンサ８の電荷が
放電される。

またこの時、帰還用コンデンサ２１にはコンパレータ用
演算増幅器９から出力される十の飽和電圧の電荷が充電
されており、したがって、積分コンデンサ８の放電によ
り積分用演算増幅器５の出力電圧■５が上昇して基準電
圧より高くなった場合、帰還用コンテ゛ンサ２１に充電
された電荷が放電して基準電圧に加算される、すなわち
正帰還されるため該コンテ゛ンサ２１が放電されている
時間だけコンパレータ用演算増幅器９の出力電圧■２が
十の飽和電圧■，′を維持し、かつスイッチング素子１
８もオン状態で積分用コンテ゛ンサ８の電荷が完全に放
電されるとともに、この間に積分用演算増幅器５の出力
電圧■５がＯＶまで上昇する。

そして、帰還用コンデンサ２１の放電が終了すると、コ
ンパレー夕用演算増幅器９の出力電圧■２が反転して再
びーの飽和電圧−■２′となり、スイッチング素子１８
がオンされて積分用コンテ゛ンサ８に充電が開始され、
以上において説明した動作サイクルを繰り返えす。

すなわち、コンパレータ用演算増幅器９の出力電圧Ｖｐ
は、帰還用コンデンサ２１が充放電される時間Ｔ２だけ
十の飽和電圧■２′になり、したがって、該演算増幅器
９の出力端からは矩形パルスＰ １， Ｐ ２， Ｐ
３， Ｐ ４が出力され、電圧コンパレー夕回路Ｂ′は
ワンショット機能を有している。

つぎに、入力端子１，２に印加される直流電圧値を士に
した場合、第３図Ｃ図に示すように、積分用演算増幅器
５の出力電圧Ｖ５がＯ■から基準電圧とほぼ同電圧にな
るまでの時間Ｔ３は、ａ図の該時間Ｔ１の２倍となり、
時間Ｔ３の間隔でコンパレータ用演算増幅器９から矩形
パルスＰ．，Ｐ３が出力されるとともに、出力端子３，
４間に供給される。

すなわち、出力端子３，４には入力端子１，２に印加さ
れる直流電圧に比例した周波数の矩形パルスＰ１〜Ｐ４
を得ることができる。

なお、第２図において帰還用コンテ゛ンサ２１か゛接続
されない場合は、電圧コンパレータ回路Ｂ′がヒステリ
シス特待を有していないため、積分用コンテ゛ンサ８が
放電を開始して積分用演算増幅器５の出力電圧■５が基
準電圧より高くなり、かつコンパレー夕用演算増幅器９
の出力電圧■２が一の飽和電圧−■２′に反転する応答
が速くなリ、シたがって、スイッチング素子１８が短時
間でオン、オフを繰り返し、この場合の積分用演算増幅
器５の出力電圧Ｖ６は第４図のようになり、そして、積
分コンテ゛ンサ８は完全な充放電を行なえないことにな
る。

以上のように、この考案の電圧一周波数変換器によると
、入力信号を積分する積分器回路と、積分器回路の出力
電圧を基準電源の基準電圧と比較する電圧コンパレータ
回路と、電圧コンパレー夕回路の出力電圧により作動し
て積分器回路の積分用コンテ゛ンサに蓄電された電荷を
放電させるスイッチ回路と、電圧コンパレータ用演算増
幅用の十側の入力端および出力端間に接続された帰還用
コンテ゛ンサにより構威され、電圧コンパレー夕回路の
出力電圧を帰還用コンデンサにより正帰還させることに
より、従来において必要であったワンショット回路の機
能を電圧コンパレータ回路にもたせることがでし、回路
構威が簡略化されて使用部品数が減少し、経済的であり
、それに比例して信頼性も向上する。

したがって、この考案は安価な電圧周波数変換器を提供
するものである。

【図面の簡単な説明】

第１図は従来の電圧−周波数変換器の結線図、第２図は
この考案の電圧一周波数変換器の１実施例の結線図、第
３図ａ図は第２図の積分用演算増幅器５の出力電圧の波
形図、同ｂ図は同ａ図の場合のコンパレータ用演算増幅
器９の出力電圧の波形図、同Ｃ図は入力する直流電圧を
同ａ図の場合の士にした時の該出力電圧の波形図、第４
図は第２図において帰還用コンテ゛ンサが無い場合の積
分用演算増幅器５′の出力電圧の波形図である。 Ａ・・・・・・積分器回路、Ｂ′・・・・・・電圧コン
パレー夕回路、Ｄ・・・・・・スイッチ回路、８・・・
・・・積分用コンテ゛ンサ、９・・・・・・コンパレー
夕用演算増幅器、１０・・・・・・基準電源、２１・・
・・・・帰還用コンテ゛ンサ。

Claims (1)

【実用新案登録請求の範囲】
1. 入力信号を積分する積分器回路と、前記積分器回路の出
   力電圧を基準電源の基準電圧と比較する電圧コンパレー
   タ回路と、前記電圧コンパレータ回路の出力電圧により
   作動して前記積分器回路の積分用コンデンサに蓄電され
   た電荷を放電させるスイッチ回路と、前記電圧コンパレ
   ー夕回路のコンパレータ用演算増幅器の十側の入力端お
   よび出力端間に接続された帰還用コンデンサにより構或
   され、前記電圧コンパレー夕回路の出力電圧を前記帰還
   用コンテ゛ンサにより正帰還させることを特徴とする電
   圧一周波数変換器。