JPS5994869A - 光点弧形双方向サイリスタ - Google Patents
光点弧形双方向サイリスタInfo
- Publication number
- JPS5994869A JPS5994869A JP57205661A JP20566182A JPS5994869A JP S5994869 A JPS5994869 A JP S5994869A JP 57205661 A JP57205661 A JP 57205661A JP 20566182 A JP20566182 A JP 20566182A JP S5994869 A JPS5994869 A JP S5994869A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- type layer
- light
- layer
- photo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/26—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
- H10F30/263—Photothyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
Landscapes
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、光信号によりスイッチング動作をする光点弧
形双方同サイリスタに関する。
形双方同サイリスタに関する。
双方同サイリスタは、一つの半導体基体に、一方の主表
向から他方の主表向に同って等電型の異なる半＃坏Ｉ曽
ｋＮＰＮＰの順に連続して配置した第ｌのサイリスタ領
域とＰＮＰＮの順に連続して目己直した第２のサイリス
タ１項域とケ瞬接して一坏形成して得られる。この双方
向サイリスタの主電極は、一方の主表面のそれが第１の
サイリスタのカソード磁極と第２のサイリスタのアノー
ド電極を兼ね、他方の主表面のそれが第１のサイリスタ
のアノード磁極と第２のサイリスタのカソード電極を兼
ねるように形成される。そして、これら主題極間に選択
的にある極性の磁圧を印加した状態でゲートにトリが信
号全付与すると、一方のサイリスタ領域が導通状態とな
るように動作する。トリが信号を付与する手段としては
、半導体基体のいずれかの層へゲート電虐ヲ設け、この
ゲート＠他からゲート信号を流して装置をスイッチング
動作させるいわゆる磁気ゲート方式が一般的である。
向から他方の主表向に同って等電型の異なる半＃坏Ｉ曽
ｋＮＰＮＰの順に連続して配置した第ｌのサイリスタ領
域とＰＮＰＮの順に連続して目己直した第２のサイリス
タ１項域とケ瞬接して一坏形成して得られる。この双方
向サイリスタの主電極は、一方の主表面のそれが第１の
サイリスタのカソード磁極と第２のサイリスタのアノー
ド電極を兼ね、他方の主表面のそれが第１のサイリスタ
のアノード磁極と第２のサイリスタのカソード電極を兼
ねるように形成される。そして、これら主題極間に選択
的にある極性の磁圧を印加した状態でゲートにトリが信
号全付与すると、一方のサイリスタ領域が導通状態とな
るように動作する。トリが信号を付与する手段としては
、半導体基体のいずれかの層へゲート電虐ヲ設け、この
ゲート＠他からゲート信号を流して装置をスイッチング
動作させるいわゆる磁気ゲート方式が一般的である。
しかしながら磁気ゲート方式には次のような欠点かめる
。
。
（１）対称的な双方回スイッチング特性？得るためには
、ゲート磁極を２個設け、かつ互いに＋４．気的に絶縁
ちれた２個のゲート回路を必要とする。
、ゲート磁極を２個設け、かつ互いに＋４．気的に絶縁
ちれた２個のゲート回路を必要とする。
（２）転流時において再印加順方同屯圧によって導通状
態になる、いわゆるｄｖ／ｄｔ誤点弧全するおそれがあ
る。
態になる、いわゆるｄｖ／ｄｔ誤点弧全するおそれがあ
る。
以上述べた電気ゲート方式の欠点は、電気的に絶縁した
１個の光源により光トリが信号を照射して装置を点弧さ
せるいわゆる光ゲート方式にすることにより解消するこ
とかできる。しかしながら光ゲート方式を採用した双方
同性サイリスタにおいても２個のサイリスタの点弧感度
が不Ｓ１！ｌｌＴになり、対称的な嘔気的特性が得られ
なかった。このこと金弟１図、第２図？用いて説明する
。９Ｌ！Ｊ１図はプレーナ偽造、とした従来の光点弧形
双方間サイリスタの平面図であり、第２図はそのＡ−Ａ
’断面図でわる。即ち、Ｎ型Ｊ鱈４− Ｐ型ｊ１！ｌｉ
２− Ｎ型層１− Ｐ捜１１ｊ’ ３からなる第１の
サイリスタＴ＋Ｍ域と、Ｎ型ｒｍ ｓ −ｐ ｍ１ｍ
３− Ｎ型Ｉｎ １− Ｐ型層２からなる第２のサイリ
スタＴ２碩域からなり、Ｔ１ におけるＮ型層４とＴ２
におけるＮ型１−５とは槓ｊ一方同に投影した時に憾く
一部でのみ里７より好ましくは嵐なり合わないように形
成されている。Ｐ型１ｍ ３は基板周辺に設けたＰ型層
−８により一方の主表面に露出させてプレーナ偽造とし
ている。一対の主４ｍのうち第１の主′４極６は、光で
トリガーするための受光部９を除いて第１のサイリスタ
のカソードであるＮ型層４と第２のサイリスタＴ、のア
ノードでおるＰｍｔＷｚ２に対して一方の主表面でオー
ミック接続している。また第２の主′４ｔ４！！ｌ１１
７は、第２のサイリスタＴ、のカソードであるＮｍｔｍ
ｓと第１のサイリスタＴ１のアノードであるＰ型ｊ曽２
に対してもう一方の主表面でオーミック接続している。
１個の光源により光トリが信号を照射して装置を点弧さ
せるいわゆる光ゲート方式にすることにより解消するこ
とかできる。しかしながら光ゲート方式を採用した双方
同性サイリスタにおいても２個のサイリスタの点弧感度
が不Ｓ１！ｌｌＴになり、対称的な嘔気的特性が得られ
なかった。このこと金弟１図、第２図？用いて説明する
。９Ｌ！Ｊ１図はプレーナ偽造、とした従来の光点弧形
双方間サイリスタの平面図であり、第２図はそのＡ−Ａ
’断面図でわる。即ち、Ｎ型Ｊ鱈４− Ｐ型ｊ１！ｌｉ
２− Ｎ型層１− Ｐ捜１１ｊ’ ３からなる第１の
サイリスタＴ＋Ｍ域と、Ｎ型ｒｍ ｓ −ｐ ｍ１ｍ
３− Ｎ型Ｉｎ １− Ｐ型層２からなる第２のサイリ
スタＴ２碩域からなり、Ｔ１ におけるＮ型層４とＴ２
におけるＮ型１−５とは槓ｊ一方同に投影した時に憾く
一部でのみ里７より好ましくは嵐なり合わないように形
成されている。Ｐ型１ｍ ３は基板周辺に設けたＰ型層
−８により一方の主表面に露出させてプレーナ偽造とし
ている。一対の主４ｍのうち第１の主′４極６は、光で
トリガーするための受光部９を除いて第１のサイリスタ
のカソードであるＮ型層４と第２のサイリスタＴ、のア
ノードでおるＰｍｔＷｚ２に対して一方の主表面でオー
ミック接続している。また第２の主′４ｔ４！！ｌ１１
７は、第２のサイリスタＴ、のカソードであるＮｍｔｍ
ｓと第１のサイリスタＴ１のアノードであるＰ型ｊ曽２
に対してもう一方の主表面でオーミック接続している。
この双方同サイリスタはその受光部９へ光源からの光１
ｇ号１０によって点弧することができる。
ｇ号１０によって点弧することができる。
この嬌会光点弧に有効なキャリアの元生頃域は逆バイア
スされた中央接合Ｊ、及び＋４の近傍であり、光点弧感
度全同上するためには、光を中央接合の近傍に照射する
必要かめる。半導体基体の一方の主表面から光を照射す
る場合２個の４ｊ薗１偵域の点弧に有幼なキャリアの先
生頭載となる逆バイアスされた中央接合と光源との距離
は５ノー惨造の中の中央Ｎ型層１の厚さだけ異なる。し
たがって光源から遠い中央接合Ｊ。
スされた中央接合Ｊ、及び＋４の近傍であり、光点弧感
度全同上するためには、光を中央接合の近傍に照射する
必要かめる。半導体基体の一方の主表面から光を照射す
る場合２個の４ｊ薗１偵域の点弧に有幼なキャリアの先
生頭載となる逆バイアスされた中央接合と光源との距離
は５ノー惨造の中の中央Ｎ型層１の厚さだけ異なる。し
たがって光源から遠い中央接合Ｊ。
全もつ第２のサイリスタＴ２頑域の点弧に必要な光が中
央Ｎ型層１内において吸収され指数函数的に減哀するた
め、その光点弧感度は光源に近い中央接合Ｊｓｆもっ第
１のサイリスタＴ。
央Ｎ型層１内において吸収され指数函数的に減哀するた
め、その光点弧感度は光源に近い中央接合Ｊｓｆもっ第
１のサイリスタＴ。
頭載より、著しく低下することになる。その結果双方の
スイッチング特性が不ぞろいになり光源の強さは遠い中
央接合部をもつ第２のサイリスタＴ２の光点弧感度で限
屋される。そのためいきおいＬＥＤなどの光源の駆＠嗅
流が大きくなり、光源の寿命金著しく低下させる問題が
めった。
スイッチング特性が不ぞろいになり光源の強さは遠い中
央接合部をもつ第２のサイリスタＴ２の光点弧感度で限
屋される。そのためいきおいＬＥＤなどの光源の駆＠嗅
流が大きくなり、光源の寿命金著しく低下させる問題が
めった。
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、２個のサイリスタ娘域全点弧させる光点
弧ノ嵌度を均寺化した光点弧感度の後れた光点弧形双方
同サイリスタを提供することにめる。更に、不究明の目
的は−流容蓋が大きく経済性および信頼性の潰れた筒性
能元点弧形双方同サイリスタを提供することにある。
するところは、２個のサイリスタ娘域全点弧させる光点
弧ノ嵌度を均寺化した光点弧感度の後れた光点弧形双方
同サイリスタを提供することにめる。更に、不究明の目
的は−流容蓋が大きく経済性および信頼性の潰れた筒性
能元点弧形双方同サイリスタを提供することにある。
本発明は、光信号照射面にＮベース層で分離した第１の
サイリスタのＰペースｊ―と第２のサイリスタのＰベー
スノー領域を設けたプレーナ構造の光点弧形双方同サイ
リスタにおいて、弔２のサイリスタの光信号照射面側の
Ｐペース）―の−ＳにＮエミッタｊ−を設け、この上ｖ
ｃ第１のｔ１ｉ助磁極を槓１ｍ４ して増幅ゲート部と
し）光信号照射面と反対側のＰベース層に設けた第２の
補助′峨極と上記第１の補助電極を″−電気的結合して
前記増幅ゲート部のオン電流金弟２のサイリスタのＰベ
ースｊ−と短ｍ１ｉ１５に設けたＮエミッタ１−の該旭
籟部に尋びくようにした車を特徴とする。
サイリスタのＰペースｊ―と第２のサイリスタのＰベー
スノー領域を設けたプレーナ構造の光点弧形双方同サイ
リスタにおいて、弔２のサイリスタの光信号照射面側の
Ｐペース）―の−ＳにＮエミッタｊ−を設け、この上ｖ
ｃ第１のｔ１ｉ助磁極を槓１ｍ４ して増幅ゲート部と
し）光信号照射面と反対側のＰベース層に設けた第２の
補助′峨極と上記第１の補助電極を″−電気的結合して
前記増幅ゲート部のオン電流金弟２のサイリスタのＰベ
ースｊ−と短ｍ１ｉ１５に設けたＮエミッタ１−の該旭
籟部に尋びくようにした車を特徴とする。
本発明によｎは、光点弧形双方向サイリスタの各サイリ
スタの受光部を同一面に形１戊して、しかも各サイリス
タの元＋ｒｌｉｌｅそろえることができ、雑晋耐献が大
きくかつ高光感度の光点弧形双方向サイリスタを実現す
ることができる。
スタの受光部を同一面に形１戊して、しかも各サイリス
タの元＋ｒｌｉｌｅそろえることができ、雑晋耐献が大
きくかつ高光感度の光点弧形双方向サイリスタを実現す
ることができる。
以下図面を参照してこの発明の一実施例を説明する。第
３図及び第４図は本発明に係る光点弧形双方向サイリス
タの一実施例の平面図とそのＢ−ｎ’６面図である。こ
のサイリスタは以下に述べる方法で製作される。埋−み
２００μ専のＮ′ＪＭ基板ＣＮｍＪｍｌｌ）の両側より
、サイリスタペレットの外周部の領域をＰ型不純妨とし
てたとえはボロン％全深さ１００μｍ以上で選択拡散し
、分離頭載となるＰ型層、１８を形成する。仄にベース
拡散としてＰＭ不純物のボロン吟を深さ３０μ扉で拡散
し、Ｐ型層１２．１３および１９を形成する。この時受
光部２０頭域のＰ型層１９０テラス部分は受光部２０と
反対側のＰ型ノー１３とＰ型層１８で接続される。又Ｐ
型ｊ−１２とＰ型層１９に囲ま扛た１偵域はサイリスタ
ペレットの周辺で等間隔にＮ＆膚１ノ全蕗出させた層で
あり、上記の各−択拡散は、酸化膜をマスクにしたポロ
ンの選択的な拡散によって形成される。また、受光部２
０の領域では、第３図から明らかなように、Ｐ型層−１
２と１９のテラス部分の一部がストライブ状にＮｆｉ層
１１を表面に露出させた構造としである。この様な形状
は各Ｐ型層１２，１９５ｆ製作する際の酸化膜をマスク
としたボロンの選択拡販の時に同時に形成する事ができ
る。
３図及び第４図は本発明に係る光点弧形双方向サイリス
タの一実施例の平面図とそのＢ−ｎ’６面図である。こ
のサイリスタは以下に述べる方法で製作される。埋−み
２００μ専のＮ′ＪＭ基板ＣＮｍＪｍｌｌ）の両側より
、サイリスタペレットの外周部の領域をＰ型不純妨とし
てたとえはボロン％全深さ１００μｍ以上で選択拡散し
、分離頭載となるＰ型層、１８を形成する。仄にベース
拡散としてＰＭ不純物のボロン吟を深さ３０μ扉で拡散
し、Ｐ型層１２．１３および１９を形成する。この時受
光部２０頭域のＰ型層１９０テラス部分は受光部２０と
反対側のＰ型ノー１３とＰ型層１８で接続される。又Ｐ
型ｊ−１２とＰ型層１９に囲ま扛た１偵域はサイリスタ
ペレットの周辺で等間隔にＮ＆膚１ノ全蕗出させた層で
あり、上記の各−択拡散は、酸化膜をマスクにしたポロ
ンの選択的な拡散によって形成される。また、受光部２
０の領域では、第３図から明らかなように、Ｐ型層−１
２と１９のテラス部分の一部がストライブ状にＮｆｉ層
１１を表面に露出させた構造としである。この様な形状
は各Ｐ型層１２，１９５ｆ製作する際の酸化膜をマスク
としたボロンの選択拡販の時に同時に形成する事ができ
る。
次いで酸化膜ヲマスクにして、サイリスタＴ１及びＴ２
のＮ型エミッタ領域としてのＮ型層１４および１５と、
さらにＰ型層１９の一部に補助エミッタ領域としてのＮ
型層２２ｆたとえば燐等を不純物とした選択拡散を行な
って床さ約１５μｍに形成する。これらのエミッタ領域
は、各Ｐペースが一部露出しているいわゆるショーテッ
ドエミッタ構造になっている。さらに受光部２Ｑの周辺
には光也流全一定の方間に流すように斜線で示した＃ｚ
ｙｃ２７ｔ〜２７．）をケミカルエツチングによって約
２０μｍの深さで形成する。又サイリスタの表面に露出
している接合Ｊ３及び５４部分の上には、ガラス膜を使
ったパッシベーションが施こされている。
のＮ型エミッタ領域としてのＮ型層１４および１５と、
さらにＰ型層１９の一部に補助エミッタ領域としてのＮ
型層２２ｆたとえば燐等を不純物とした選択拡散を行な
って床さ約１５μｍに形成する。これらのエミッタ領域
は、各Ｐペースが一部露出しているいわゆるショーテッ
ドエミッタ構造になっている。さらに受光部２Ｑの周辺
には光也流全一定の方間に流すように斜線で示した＃ｚ
ｙｃ２７ｔ〜２７．）をケミカルエツチングによって約
２０μｍの深さで形成する。又サイリスタの表面に露出
している接合Ｊ３及び５４部分の上には、ガラス膜を使
ったパッシベーションが施こされている。
次いで一方の主表向には、受光部２００領域を摩いて第
１の主゛磁極１６と第１の補助゛電極２３がＶ−Ｎｉ−
Ａｕ等の、＠着膜によって、分離して形成される。父、
他方の主表向において、第２の生電極１７と第２の神助
磁極２４が同じ様に分離して形成される。さらに前記し
た第１及び第２の神助磁極２３．２４は、超音波ボンデ
ィング号によって外部配線２６で電気的に結合ちれ、第
２の神助磁極２５の表面は絶縁体ｊ―２５によって゛電
気的に絶縁される。。
１の主゛磁極１６と第１の補助゛電極２３がＶ−Ｎｉ−
Ａｕ等の、＠着膜によって、分離して形成される。父、
他方の主表向において、第２の生電極１７と第２の神助
磁極２４が同じ様に分離して形成される。さらに前記し
た第１及び第２の神助磁極２３．２４は、超音波ボンデ
ィング号によって外部配線２６で電気的に結合ちれ、第
２の神助磁極２５の表面は絶縁体ｊ―２５によって゛電
気的に絶縁される。。
次にこのサイリスタの動作を説明する。
たとえば、第１のサイリスタＴ□の中央接合Ｊ３が逆バ
イアス状態の時、受光部２０に光信号２１を照射すると
、逆バイアスされたＪｓＷ合返送に光電流Ｉ ｐｈ□が
発生する。同時に受光部２０のＰ型層１２０１部に形成
されたＮ型層１１の露出部分にも歩くの光電流が先生す
る。
イアス状態の時、受光部２０に光信号２１を照射すると
、逆バイアスされたＪｓＷ合返送に光電流Ｉ ｐｈ□が
発生する。同時に受光部２０のＰ型層１２０１部に形成
されたＮ型層１１の露出部分にも歩くの光電流が先生す
る。
この元礒流ＩｐｈｌはＰ型層１２−ｉ横力間に凍れ、第
１のサイリスタＴｌに設けであるショーテッド・エミッ
タ部分を経由して第１の主電極１６へ流れる。この時第
３図に示した溝２７１の効果により、発生した光電流Ｉ
ｐｈ 、は有効にショーテッド・エミッタ部分のみに
流れ、Ｐ型層１２に生じる横方向電圧降下により第１の
サイリスタＴ８のＮ型層１４とＰ型層Ｊ２の接合Ｊ１は
順方向にバイアスされる。そして、この順バイアス電圧
Ｖｐがその接合Ｊ１のビルトインポテンシャルの値に近
ずくと、Ｎ型層１４からＰ型層１２への電子の注入が急
増し、第１のサイリスタＴ、は点弧する。以下この動作
をＩ モードと呼ぶ。
１のサイリスタＴｌに設けであるショーテッド・エミッ
タ部分を経由して第１の主電極１６へ流れる。この時第
３図に示した溝２７１の効果により、発生した光電流Ｉ
ｐｈ 、は有効にショーテッド・エミッタ部分のみに
流れ、Ｐ型層１２に生じる横方向電圧降下により第１の
サイリスタＴ８のＮ型層１４とＰ型層Ｊ２の接合Ｊ１は
順方向にバイアスされる。そして、この順バイアス電圧
Ｖｐがその接合Ｊ１のビルトインポテンシャルの値に近
ずくと、Ｎ型層１４からＰ型層１２への電子の注入が急
増し、第１のサイリスタＴ、は点弧する。以下この動作
をＩ モードと呼ぶ。
同様にもう一方の第２のサイリスタＴ、の領域について
は、中央接合Ｊ、が逆バイアス状態の時、受光部２０に
光信号２ノを照射すると、Ｐ型層１９とＮ型層１１が形
成する接合Ｊ４近傍に光′電流Ｉｐｈ２が発生する。同
時に、受光部２０の表面に設けられたＮ型層１１の露出
部分にも多くの光電流が発生する。この光電流Ｉｐｈ２
はＰ型層１９を横方向に流れ受光部２ｏに設けた補助エ
ミッタとしてのＮ型層２２のショーテッド・エミッタ部
分を経由して第１の補助電極２３へ流れる。この時第３
図に示した溝２７２゜２７３の効果により、発生した光
電流Ｉｐｈ２は有効にショーテッド：エミッタ部分のみ
に流れ、Ｐ型層１９に生じる横方向電圧降下によりＮ型
層２２とＰ型層１９間は順方向にバイアスされ、Ｎ型層
２２−Ｐ型層１９−Ｎ型層１１−Ｐ型層１２が形成する
補助サイリスタが点弧し、そのオン電流が第１の補助電
極２３に流れ、サイリスタの外側で電気的に結合された
配線２６を通って、受光部２０と反対側に設けた第２の
補助電極２４を経由して第２の主電極１７へ流れる。
は、中央接合Ｊ、が逆バイアス状態の時、受光部２０に
光信号２ノを照射すると、Ｐ型層１９とＮ型層１１が形
成する接合Ｊ４近傍に光′電流Ｉｐｈ２が発生する。同
時に、受光部２０の表面に設けられたＮ型層１１の露出
部分にも多くの光電流が発生する。この光電流Ｉｐｈ２
はＰ型層１９を横方向に流れ受光部２ｏに設けた補助エ
ミッタとしてのＮ型層２２のショーテッド・エミッタ部
分を経由して第１の補助電極２３へ流れる。この時第３
図に示した溝２７２゜２７３の効果により、発生した光
電流Ｉｐｈ２は有効にショーテッド：エミッタ部分のみ
に流れ、Ｐ型層１９に生じる横方向電圧降下によりＮ型
層２２とＰ型層１９間は順方向にバイアスされ、Ｎ型層
２２−Ｐ型層１９−Ｎ型層１１−Ｐ型層１２が形成する
補助サイリスタが点弧し、そのオン電流が第１の補助電
極２３に流れ、サイリスタの外側で電気的に結合された
配線２６を通って、受光部２０と反対側に設けた第２の
補助電極２４を経由して第２の主電極１７へ流れる。
この時Ｐ型層１３に生じる横方向電圧降下により第２の
サイリスタＴ２のＮ型層１５とＰ型層１３の接合Ｊ２は
順方向にバイアスされ、この順バイアス電圧Ｖｐが５２
接合のビルトインポテンシャルの値に近づくとＮ型層−
１５からＰ型層１３への電子の注入が急増し第２のサイ
リスタＴ、は点弧する。以下この動作ｅｌ モードと
呼ぶ。
サイリスタＴ２のＮ型層１５とＰ型層１３の接合Ｊ２は
順方向にバイアスされ、この順バイアス電圧Ｖｐが５２
接合のビルトインポテンシャルの値に近づくとＮ型層−
１５からＰ型層１３への電子の注入が急増し第２のサイ
リスタＴ、は点弧する。以下この動作ｅｌ モードと
呼ぶ。
一般に各サイリスタを点弧させるに必要な最少トリガー
パワーは量子効率Ｙを大きく゛すれば小さくすることが
できる。従来構造のサイリスタＴ□及びＴ、における量
子効率の関係はＹｌ〉Ｙ２であり、サイリスタＴＩにお
ける量子効率は例えばサイリスタＴ２の約１．６倍であ
った。
パワーは量子効率Ｙを大きく゛すれば小さくすることが
できる。従来構造のサイリスタＴ□及びＴ、における量
子効率の関係はＹｌ〉Ｙ２であり、サイリスタＴＩにお
ける量子効率は例えばサイリスタＴ２の約１．６倍であ
った。
本実施例における第２のサイリスタＴ２の光感度は、Ｐ
型層１９に設けた増幅ゲート部で決め＋ られるため、■ モードと置 モードの量子効率を等し
くする事ができる。そのため受光部２０の幾可学形状を
同じように選ぶ事によって１＋モードと厘 モードの最
少トリが−パワーをそろえる事ができる。したがって、
本実施例によれば、２つのサイリスタＴ１及びＴ２にお
ける転流時の誤点弧しない最大の電圧上昇率ｄｖ／ｄｔ
を一定にして光点弧感度を等しくすることができる。
型層１９に設けた増幅ゲート部で決め＋ られるため、■ モードと置 モードの量子効率を等し
くする事ができる。そのため受光部２０の幾可学形状を
同じように選ぶ事によって１＋モードと厘 モードの最
少トリが−パワーをそろえる事ができる。したがって、
本実施例によれば、２つのサイリスタＴ１及びＴ２にお
ける転流時の誤点弧しない最大の電圧上昇率ｄｖ／ｄｔ
を一定にして光点弧感度を等しくすることができる。
さらに本実施例の効果を数値的に説明すると、従来構造
における最少トリガーパワー會／、以下に減少する事が
でき、かつ耐圧６００■、通００ｖ 電容量１６Ａ、 ／ を ／７１８ ｅ
ｅとして・ｔ 出力ｉ ｏ ｍｗ級の小容量ＬＥＤの微弱な光でトリが
−ができる。
における最少トリガーパワー會／、以下に減少する事が
でき、かつ耐圧６００■、通００ｖ 電容量１６Ａ、 ／ を ／７１８ ｅ
ｅとして・ｔ 出力ｉ ｏ ｍｗ級の小容量ＬＥＤの微弱な光でトリが
−ができる。
なお、上記実施例において、サイリスタの外側で補助電
極２３と２４を電気的に結合する配線２６をボンデング
ワイヤーで形成したが、メッキや導電性ペースト等を使
っても同じ効果力１得られるのは当然である。
極２３と２４を電気的に結合する配線２６をボンデング
ワイヤーで形成したが、メッキや導電性ペースト等を使
っても同じ効果力１得られるのは当然である。
以上の様に本発明によれば、Ｉ、Ｉ モードの各光ト
リガパワーを均一化して、数７３Ｗの最少トリガパワー
で双方向に光点弧が可能で、力）つスイッチング特性の
すぐれた高耐圧光点弧ル双方向サイリスタを得ることが
できる。
リガパワーを均一化して、数７３Ｗの最少トリガパワー
で双方向に光点弧が可能で、力）つスイッチング特性の
すぐれた高耐圧光点弧ル双方向サイリスタを得ることが
できる。
第１図は、従来の光点弧形双方同サイリスタの平面図、
第２図は第１図のＡ −Ａ’断面図、第３図は本発明の
実施例の光点弧形双方向サイリスタの平面図、第４図は
第３図のＢ −Ｂ’断面図である。 １ノ・・・Ｎ型層、１２…Ｐ型層、１３・・・Ｐ型層、
１４・・・Ｎ型層、１５・・・Ｎ型層、１６・・・第１
の主電極、１７・・・第２の主電極、１８・・・Ｐ型層
、１９・・・Ｐ型層、２Ｑ・・・受光部、２１・・・光
信号、２２・・・Ｎ型層（補助エミツタ層）、２３・・
・第１の補助電極、２４・・・第２の補助電極、２５・
・・絶縁体層、２６・・・配線、２７．〜２７３・・・
溝、Ｔ１・・・第１のサイリスタ、Ｔ２・・・第２のサ
イリスタ。 出願人代理人 弁理士 鈴 江 武 彦第１図
第２図は第１図のＡ −Ａ’断面図、第３図は本発明の
実施例の光点弧形双方向サイリスタの平面図、第４図は
第３図のＢ −Ｂ’断面図である。 １ノ・・・Ｎ型層、１２…Ｐ型層、１３・・・Ｐ型層、
１４・・・Ｎ型層、１５・・・Ｎ型層、１６・・・第１
の主電極、１７・・・第２の主電極、１８・・・Ｐ型層
、１９・・・Ｐ型層、２Ｑ・・・受光部、２１・・・光
信号、２２・・・Ｎ型層（補助エミツタ層）、２３・・
・第１の補助電極、２４・・・第２の補助電極、２５・
・・絶縁体層、２６・・・配線、２７．〜２７３・・・
溝、Ｔ１・・・第１のサイリスタ、Ｔ２・・・第２のサ
イリスタ。 出願人代理人 弁理士 鈴 江 武 彦第１図
Claims (1)
- （１） 一方の主表向から他方の主表Ｈに回って辱嘔
型の異なる半尋体層がＮＰＮＰの順に連続して目己置窟
れた第１のサイリスタ１ｉｉｆｉ域とＰＮＰＮＯ順に連
続配置された第２のサイリスタ領域とがＶ４接して一体
形成され、前記２つのサイリスタの中央接合１ｇヲ前記
一方の主表向に露出葛せたプレーナ構造とし、光信号照
射面にＮベース層で分能された第１のサイリスタのＰペ
ース盾と第２のサイリスタのＰイ領域層頭域を設け、各
サイリスタ領域が外部からの光イぎ号によって点弧され
るようにした双方同サイリスタにおいて、前記第２のサ
イリスタの光信号照則面側のＰベース層の一部に、Ｎエ
ミツタ層と、このＮエミッタｊ―からＰベースＩｎ Ｋ
またがる第１の補助−極とからなる増幅ゲート部を設（
太ると共に、光伯号照射囲と反対側のＰベース層の一部
に池から絶縁された第２の補助嘔極全設け、この第２の
補助磁桟と前記第１の補助゛成極とを一気的に接続した
ことを特徴とする光点弧形双力同サイリスタ。 口） 前記−万の主表向に形成された光（ｇ号照射面に
、光Ｉ１ｇ号により発生した光転ひＬをそｎぞれ所足の
方間に尋くための碑を設けた事を特徴とする特許■求の
範囲第１項記戦の光点−弧形双方同サイリスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205661A JPS5994869A (ja) | 1982-11-24 | 1982-11-24 | 光点弧形双方向サイリスタ |
| US06/545,237 US4546369A (en) | 1982-11-24 | 1983-10-25 | Light-activated amplified gate bi-directional thyristor |
| DE8383306486T DE3379704D1 (en) | 1982-11-24 | 1983-10-25 | Light-activated bi-directional thyristor |
| EP83306486A EP0110551B1 (en) | 1982-11-24 | 1983-10-25 | Light-activated bi-directional thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205661A JPS5994869A (ja) | 1982-11-24 | 1982-11-24 | 光点弧形双方向サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994869A true JPS5994869A (ja) | 1984-05-31 |
Family
ID=16510587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205661A Pending JPS5994869A (ja) | 1982-11-24 | 1982-11-24 | 光点弧形双方向サイリスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4546369A (ja) |
| EP (1) | EP0110551B1 (ja) |
| JP (1) | JPS5994869A (ja) |
| DE (1) | DE3379704D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199664A (ja) * | 1985-03-01 | 1986-09-04 | Toshiba Corp | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2586141B1 (fr) * | 1985-08-06 | 1987-11-20 | Thomson Csf | Thyristor sensible a decouplage gachette-cathode integre |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3943550A (en) * | 1973-12-24 | 1976-03-09 | Hitachi, Ltd. | Light-activated semiconductor-controlled rectifier |
| JPS583386B2 (ja) * | 1975-10-11 | 1983-01-21 | 株式会社日立製作所 | ソウホウコウセイホトサイリスタ |
| SU793421A3 (ru) * | 1976-06-02 | 1980-12-30 | Ббц Аг Браун | Фототиристор |
| CH614811A5 (en) * | 1977-04-15 | 1979-12-14 | Bbc Brown Boveri & Cie | Thyristor |
| US4286279A (en) * | 1976-09-20 | 1981-08-25 | Hutson Jearld L | Multilayer semiconductor switching devices |
| US4396932A (en) * | 1978-06-16 | 1983-08-02 | Motorola, Inc. | Method for making a light-activated line-operable zero-crossing switch including two lateral transistors, the emitter of one lying between the emitter and collector of the other |
| JPS5628029A (en) * | 1979-08-13 | 1981-03-19 | Tokai Rika Co Ltd | Direction indicator system for motor vehicle |
| DE3019883A1 (de) * | 1980-05-23 | 1981-12-03 | Siemens AG, 1000 Berlin und 8000 München | Zweirichtungsthyristor |
| US4430663A (en) * | 1981-03-25 | 1984-02-07 | Bell Telephone Laboratories, Incorporated | Prevention of surface channels in silicon semiconductor devices |
-
1982
- 1982-11-24 JP JP57205661A patent/JPS5994869A/ja active Pending
-
1983
- 1983-10-25 US US06/545,237 patent/US4546369A/en not_active Expired - Lifetime
- 1983-10-25 EP EP83306486A patent/EP0110551B1/en not_active Expired
- 1983-10-25 DE DE8383306486T patent/DE3379704D1/de not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199664A (ja) * | 1985-03-01 | 1986-09-04 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0110551A2 (en) | 1984-06-13 |
| EP0110551A3 (en) | 1986-09-03 |
| US4546369A (en) | 1985-10-08 |
| EP0110551B1 (en) | 1989-04-19 |
| DE3379704D1 (en) | 1989-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104969360B (zh) | 半导体装置 | |
| US3290539A (en) | Planar p-nu junction light source with reflector means to collimate the emitted light | |
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| JPS6046551B2 (ja) | 半導体スイツチング素子およびその製法 | |
| JP3488599B2 (ja) | 半導体装置 | |
| JPH0117268B2 (ja) | ||
| JPS5994869A (ja) | 光点弧形双方向サイリスタ | |
| JPH0645633A (ja) | 半導体光スイッチとその駆動方法 | |
| GB2051479A (en) | Light-controllable transistor | |
| CA1243103A (en) | Radiation-sensitive semiconductor device | |
| JP3210013B2 (ja) | 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法 | |
| US4122480A (en) | Light fired thyristor with faulty firing protection | |
| US3918083A (en) | Bilateral switching integrated circuit | |
| JPH0324789B2 (ja) | ||
| US3739242A (en) | Triac | |
| JPS623987B2 (ja) | ||
| JPS58118148A (ja) | 光点弧形双方向サイリスタ | |
| JPS58118149A (ja) | 光点弧形双方向サイリスタ | |
| JPH05315603A (ja) | フォト・トライアック | |
| JPS5945233B2 (ja) | 光点弧型半導体装置 | |
| JPS6058594B2 (ja) | プレ−ナ形ホトサイリスタ | |
| RU2071146C1 (ru) | Интегральная схема | |
| JPS646545B2 (ja) | ||
| EP0147776B1 (en) | Semiconductor device provided with control electrode | |
| JPH0438881A (ja) | 発光素子および発光素子アレー |