JPS646545B2 - - Google Patents
Info
- Publication number
- JPS646545B2 JPS646545B2 JP57076454A JP7645482A JPS646545B2 JP S646545 B2 JPS646545 B2 JP S646545B2 JP 57076454 A JP57076454 A JP 57076454A JP 7645482 A JP7645482 A JP 7645482A JP S646545 B2 JPS646545 B2 JP S646545B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base layer
- thyristor
- light
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/26—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
- H10F30/263—Photothyristors
Landscapes
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は、第１の電極により接触されているｎ
エミツタとそれに境を接するｐベース層と第２の
電極により接触されているｐエミツタとそれに境
を接するｎベース層とを含む半導体ウエーハと、
半導体ウエーハの境界面に配置されゲートを介し
て制御されるMIS構造として構成された制御可能
なエミツタ・シヨート部とを有し、そのエミツ
タ・シヨート回路がそれぞれ、第１の（第２の）
電極と接続された第１の伝導形式の第１の半導体
領域と、ベース層と接続された第１の伝導形式の
第２の半導体領域と、これらの領域の間に位置
し、半導体ウエーハに対して電気的に絶縁された
ゲートによりおおわれた第２の伝導形式の半導体
範囲とから成つており、また導光体を介して半導
体ウエーハの表面の一部分と光学的に接触してい
る制御可能な光源が設けられており、またゲート
を介して制御されるMIS構造がこの光源と光学的
に接触している光電変換器の出力端と接続された
１つの共通の制御端子を有する光点弧形サイリス
タに関する。
エミツタとそれに境を接するｐベース層と第２の
電極により接触されているｐエミツタとそれに境
を接するｎベース層とを含む半導体ウエーハと、
半導体ウエーハの境界面に配置されゲートを介し
て制御されるMIS構造として構成された制御可能
なエミツタ・シヨート部とを有し、そのエミツ
タ・シヨート回路がそれぞれ、第１の（第２の）
電極と接続された第１の伝導形式の第１の半導体
領域と、ベース層と接続された第１の伝導形式の
第２の半導体領域と、これらの領域の間に位置
し、半導体ウエーハに対して電気的に絶縁された
ゲートによりおおわれた第２の伝導形式の半導体
範囲とから成つており、また導光体を介して半導
体ウエーハの表面の一部分と光学的に接触してい
る制御可能な光源が設けられており、またゲート
を介して制御されるMIS構造がこの光源と光学的
に接触している光電変換器の出力端と接続された
１つの共通の制御端子を有する光点弧形サイリス
タに関する。
このようにサイリスタは昭和55年特許願第
158067号明細書に記載されている。このサイリス
タでは、ｎ（ｐ）エミツタが横方向の光活性半導
体範囲の内部に、制御可能なエミツタ・シヨート
部を含みゲートを介して制御されるMIS構造を有
する。MIS構造の制御は、エミツタ・シヨート部
がサイリスタの阻止状態では、またはその点弧前
には安定化短絡の作用をするように行なわれる。
それにより、たとえば高い阻止電圧の生起の際ま
たは阻止電圧の急速な上昇の際に意図によらずし
て生ずる可能性のある点弧は防止される。点弧過
程の間は、エミツタ・シヨート部はしや断され、
それによりサイリスタの点弧感度を顕著に高める
ことができる。サイリスタを点弧する光源と光学
的に接触している光電変換器がその出力端でMIS
構造の制御端子と接続されており、MIS構造を制
御する役割をしている。
158067号明細書に記載されている。このサイリス
タでは、ｎ（ｐ）エミツタが横方向の光活性半導
体範囲の内部に、制御可能なエミツタ・シヨート
部を含みゲートを介して制御されるMIS構造を有
する。MIS構造の制御は、エミツタ・シヨート部
がサイリスタの阻止状態では、またはその点弧前
には安定化短絡の作用をするように行なわれる。
それにより、たとえば高い阻止電圧の生起の際ま
たは阻止電圧の急速な上昇の際に意図によらずし
て生ずる可能性のある点弧は防止される。点弧過
程の間は、エミツタ・シヨート部はしや断され、
それによりサイリスタの点弧感度を顕著に高める
ことができる。サイリスタを点弧する光源と光学
的に接触している光電変換器がその出力端でMIS
構造の制御端子と接続されており、MIS構造を制
御する役割をしている。
本発明の目的は、冒頭に記載した種類の光点弧
形サイリスタとして、エミツタ・シヨート部の光
電的制御が簡単に行なわれ得るものを提供するこ
とである。
形サイリスタとして、エミツタ・シヨート部の光
電的制御が簡単に行なわれ得るものを提供するこ
とである。
この目的は、本発明によれば、光源と半導体ウ
エーハの表面の一部分との間を接続する導光体か
ら分岐して光電変換器の入力端と接続された導光
路が設けられていることにより達成される。
エーハの表面の一部分との間を接続する導光体か
ら分岐して光電変換器の入力端と接続された導光
路が設けられていることにより達成される。
本発明により得られる利点は特に、点弧パワを
供給する制御可能な光源と、エミツタ・シヨート
部を制御する役割をしている光電変換器との間の
光学的接触が、制御可能な光源とサイリスタの光
活性範囲との間に点弧の目的で既に設けられてい
る回路部分により形成されることである。
供給する制御可能な光源と、エミツタ・シヨート
部を制御する役割をしている光電変換器との間の
光学的接触が、制御可能な光源とサイリスタの光
活性範囲との間に点弧の目的で既に設けられてい
る回路部分により形成されることである。
米国特許第3243669号明細書（特にその第９図）
およびドイツ連邦共和国特許第2625917号明細書
から、単にサイリスタの高速消弧の目的で有効状
態に切換えられる制御可能なエミツタ・シヨート
部を有するサイリスタは公知である。これらの明
細書から公知の制御可能なエミツタ・シヨート部
にはそれぞれ、ｎ（ｐ）エミツタの縁範囲から成
る第１の伝導形の第１の半導体領域と、ｎ（ｐ）
エミツタから間隔をおいてそれに隣接するベース
層のなかに接合された第１の伝導形の第２の半導
体領域と、これらの半導体領域の間に位置し第２
の伝導形を有し被絶縁ゲートによりおおわれてい
るベース層の部分範囲とが属している。しかし、
この明細書には、制御可能なエミツタ・シヨート
部をサイリスタの点弧前には安定化短絡のために
用い特に阻止電圧の生起に関係なく有効状態に切
換え、他方において点弧過程では無効状態に切換
えることは示されていない。
およびドイツ連邦共和国特許第2625917号明細書
から、単にサイリスタの高速消弧の目的で有効状
態に切換えられる制御可能なエミツタ・シヨート
部を有するサイリスタは公知である。これらの明
細書から公知の制御可能なエミツタ・シヨート部
にはそれぞれ、ｎ（ｐ）エミツタの縁範囲から成
る第１の伝導形の第１の半導体領域と、ｎ（ｐ）
エミツタから間隔をおいてそれに隣接するベース
層のなかに接合された第１の伝導形の第２の半導
体領域と、これらの半導体領域の間に位置し第２
の伝導形を有し被絶縁ゲートによりおおわれてい
るベース層の部分範囲とが属している。しかし、
この明細書には、制御可能なエミツタ・シヨート
部をサイリスタの点弧前には安定化短絡のために
用い特に阻止電圧の生起に関係なく有効状態に切
換え、他方において点弧過程では無効状態に切換
えることは示されていない。
以下、図面により本発明を一層詳細に説明す
る。
る。
第１図で光点弧形サイリスタのウエーハはドー
プされた半導体材料たとえばシリコンから成り、
交互の伝導形を有する４つの層が重なつている。
部分１ａ，１ｂおよび１ｃから成るｎ伝導形の層
はｎエミツタ、ｐ伝導形の層２はｐベース層、ｎ
伝導形の層３はｎベース層、またｐ伝導形式の層
４はｐエミツタと呼ばれる。ｎエミツタの部分１
ａないし１ｃは半導体ウエーハの境界面６で、共
通端子Ｋと接続された第１の電極（カソード）の
部分Ｅ１１ないしＥ１４により接触されている。
部分Ｅ１１ないしＥ１４は導電性材料たとえばア
ルミニウムから成つている。ｐエミツタ４は半導
体ウエーハの反対側の境界面４ａで、導電性材料
たとえばアルミニウムから成り端子Ａと接続され
た第２の電極（アノード）Ｅ２により接触されて
いる。
プされた半導体材料たとえばシリコンから成り、
交互の伝導形を有する４つの層が重なつている。
部分１ａ，１ｂおよび１ｃから成るｎ伝導形の層
はｎエミツタ、ｐ伝導形の層２はｐベース層、ｎ
伝導形の層３はｎベース層、またｐ伝導形式の層
４はｐエミツタと呼ばれる。ｎエミツタの部分１
ａないし１ｃは半導体ウエーハの境界面６で、共
通端子Ｋと接続された第１の電極（カソード）の
部分Ｅ１１ないしＥ１４により接触されている。
部分Ｅ１１ないしＥ１４は導電性材料たとえばア
ルミニウムから成つている。ｐエミツタ４は半導
体ウエーハの反対側の境界面４ａで、導電性材料
たとえばアルミニウムから成り端子Ａと接続され
た第２の電極（アノード）Ｅ２により接触されて
いる。
第１図によるサイリスタの半導体ウエーハは平
らな特に円形の板の形状を有し、他方ｎエミツタ
の部分１ａないし１ｃはそれぞれ帯状の細長い半
導体領域であり、第１図の紙面に対してほぼ垂直
に全サイリスタ横断面またはその部分にわたつて
延びている。
らな特に円形の板の形状を有し、他方ｎエミツタ
の部分１ａないし１ｃはそれぞれ帯状の細長い半
導体領域であり、第１図の紙面に対してほぼ垂直
に全サイリスタ横断面またはその部分にわたつて
延びている。
ｎエミツタ部分１ｂの左縁側にｎ伝導形の短絡
領域５が、半導体ウエーハの境界面６まで延びる
ようにｐベース層２のなかに接合されている。短
絡領域５はｎエミツタ部分１ｂから、ｐベース層
２の部分範囲７の幅により定められる間隔を有す
る。部分範囲７は、境界面６の上に設けられた薄
い電気絶縁性の層８によりおおわれており、その
上にゲート９が設けられている。このゲートは導
電性材料たとえば高濃度にドープされた多結晶の
シリコンもしくは金属たとえばアルミニウムから
成つており、制御端子Ｇと接続されている。短絡
領域５の左縁は導電層１０により接触されており
この導電層が短絡領域５の左縁とｐベース層２と
の間のpn接合を低抵抗で橋絡している。
領域５が、半導体ウエーハの境界面６まで延びる
ようにｐベース層２のなかに接合されている。短
絡領域５はｎエミツタ部分１ｂから、ｐベース層
２の部分範囲７の幅により定められる間隔を有す
る。部分範囲７は、境界面６の上に設けられた薄
い電気絶縁性の層８によりおおわれており、その
上にゲート９が設けられている。このゲートは導
電性材料たとえば高濃度にドープされた多結晶の
シリコンもしくは金属たとえばアルミニウムから
成つており、制御端子Ｇと接続されている。短絡
領域５の左縁は導電層１０により接触されており
この導電層が短絡領域５の左縁とｐベース層２と
の間のpn接合を低抵抗で橋絡している。
ｎエミツタ部分１ｂの左縁範囲はMIS構造Ｍ１
の第１のｎ伝導形半導体領域をなし、このMIS構
造にはさらに第２のｎ伝導形半導体領域としての
短絡領域５、ｐ伝導形半導体領域としての部分範
囲７、絶縁層８およびゲート９が属している。Ｍ
１がデイプリーシヨン形式のMIS構造であれば、
ゲート９に電圧が与えられていないとき、ｎエミ
ツタ部分１ｂと短絡領域５との間を低抵抗で接続
するｎ伝導形チヤネル１１が存在する。このｎチ
ヤネル１１は、境界面６に存在して部分範囲７に
影響する電界により形成されている反転層、もし
くは追加的なｎドーピングにより直接的に境界面
６の部分範囲７に形成されているいわゆるメタル
ージイ・チヤネルであつてよい。ｎチヤネル１１
および短絡領域５は導電層１０と共に、ｎエミツ
タ部分１ｂおよびｐベース層２を低抵抗で互いに
接続するエミツト・シヨート部を構成する。端子
Ｇに負の制御電圧を与えれば、ｎチヤネル１１が
除かれ、または高抵抗に切換えられるので、上記
のエミツタ・シヨート部はしや断される。
の第１のｎ伝導形半導体領域をなし、このMIS構
造にはさらに第２のｎ伝導形半導体領域としての
短絡領域５、ｐ伝導形半導体領域としての部分範
囲７、絶縁層８およびゲート９が属している。Ｍ
１がデイプリーシヨン形式のMIS構造であれば、
ゲート９に電圧が与えられていないとき、ｎエミ
ツタ部分１ｂと短絡領域５との間を低抵抗で接続
するｎ伝導形チヤネル１１が存在する。このｎチ
ヤネル１１は、境界面６に存在して部分範囲７に
影響する電界により形成されている反転層、もし
くは追加的なｎドーピングにより直接的に境界面
６の部分範囲７に形成されているいわゆるメタル
ージイ・チヤネルであつてよい。ｎチヤネル１１
および短絡領域５は導電層１０と共に、ｎエミツ
タ部分１ｂおよびｐベース層２を低抵抗で互いに
接続するエミツト・シヨート部を構成する。端子
Ｇに負の制御電圧を与えれば、ｎチヤネル１１が
除かれ、または高抵抗に切換えられるので、上記
のエミツタ・シヨート部はしや断される。
同様に構成された第２のMIS構造Ｍ２がｎエミ
ツタ部分１ａの右縁に、また同様に構成された第
３のMIS構造Ｍ３が１ａの左縁に設けられてい
る。Ｍ２およびＭ３のゲート１２および１３は同
じく端子Ｇと接続されている。導電層１０は第１
図で左方に、Ｍ２の短絡領域１４の右縁と接触す
る位置まで延びており、それにより短絡領域１４
の右縁とｐベース層２との間のpn接合を低抵抗
で橋絡している。
ツタ部分１ａの右縁に、また同様に構成された第
３のMIS構造Ｍ３が１ａの左縁に設けられてい
る。Ｍ２およびＭ３のゲート１２および１３は同
じく端子Ｇと接続されている。導電層１０は第１
図で左方に、Ｍ２の短絡領域１４の右縁と接触す
る位置まで延びており、それにより短絡領域１４
の右縁とｐベース層２との間のpn接合を低抵抗
で橋絡している。
第１図によるサイリスタは、第１の実施態様と
して、第１図の紙面上に直立し鎖線Ｓで示されて
いる対称面に対して対称に構成されている。MIS
構造Ｍ１ないしＭ３に相当する別のMIS構造Ｍ４
ないしＭ６が第１図の右半部に設けられている。
これらのMIS構造のゲート１５ないし１７も端子
Ｇと接続されている。
して、第１図の紙面上に直立し鎖線Ｓで示されて
いる対称面に対して対称に構成されている。MIS
構造Ｍ１ないしＭ３に相当する別のMIS構造Ｍ４
ないしＭ６が第１図の右半部に設けられている。
これらのMIS構造のゲート１５ないし１７も端子
Ｇと接続されている。
制御可能な光源Ｌ、特に発光ダイオード、レー
ザーダイオードなどは制御入力端１８および光出
力端１９を有し、この光出力端は導光体２０の入
力端と結合されている。この導光体の終端２１は
ｎエミツタ部分１ｂの穴２２のなかに突き入つて
いる。それとは異なり、導光体２１の終端２１は
ｐベース層２の境界面６まで延びている部分範囲
に向けられていてもよいし、ｐベース層２のなか
に突き入るまで半導体ウエーハのなかに差込まれ
ていてもよい。導光体２０から導光体２３が分岐
し、光電変換器２４の光入力端と結合されてい
る。この光電変換器は電極Ｅ１１ないしＥ１４の
端子Ｋと制御端子Ｇとの間に接続されている多数
の半導体フオトダイオードFD特にPINダイオー
ドの直列回路を含んでいる。フオトダイオード
は、導光体２３を通じて照射された際に端子Ｋに
くらべて負の電位を制御端子Ｇに与えるような極
性で接続されている。光源Ｌから発して導光体２
０のなかを導かれた光線の一部分は、導光体２０
に挿入されている光線分割器２５により導光体２
３に移行してフオトダイオードFDを照射する。
ザーダイオードなどは制御入力端１８および光出
力端１９を有し、この光出力端は導光体２０の入
力端と結合されている。この導光体の終端２１は
ｎエミツタ部分１ｂの穴２２のなかに突き入つて
いる。それとは異なり、導光体２１の終端２１は
ｐベース層２の境界面６まで延びている部分範囲
に向けられていてもよいし、ｐベース層２のなか
に突き入るまで半導体ウエーハのなかに差込まれ
ていてもよい。導光体２０から導光体２３が分岐
し、光電変換器２４の光入力端と結合されてい
る。この光電変換器は電極Ｅ１１ないしＥ１４の
端子Ｋと制御端子Ｇとの間に接続されている多数
の半導体フオトダイオードFD特にPINダイオー
ドの直列回路を含んでいる。フオトダイオード
は、導光体２３を通じて照射された際に端子Ｋに
くらべて負の電位を制御端子Ｇに与えるような極
性で接続されている。光源Ｌから発して導光体２
０のなかを導かれた光線の一部分は、導光体２０
に挿入されている光線分割器２５により導光体２
３に移行してフオトダイオードFDを照射する。
光による変換器２４の駆動は、第２図のよう
に、光源Ｌの光出力端と接続された光フアイバ束
２６の一部分２７を光電変換器２４に導き、他の
部分特に大部分２８をサイリスタの半導体ウエー
ハと光学的に接触させることによつても行なわれ
得る。
に、光源Ｌの光出力端と接続された光フアイバ束
２６の一部分２７を光電変換器２４に導き、他の
部分特に大部分２８をサイリスタの半導体ウエー
ハと光学的に接触させることによつても行なわれ
得る。
作動時には端子ＡとＫとの間に、電圧源および
負荷抵抗の直列回路を含む外部負荷電流回路が接
続されている。この電圧源により端子Ａに端子Ｋ
よりも正の電位が与えられれば、第１図によるサ
イリスタは最初は阻止状態すなわちとるに足るほ
どの負荷電流が端子ＡとＫとの間に流れない状態
にある。ベース層２のなかで熱的に形成された正
孔は、MIS構造Ｍ１ないしＭ６の制御端子Ｇに電
圧が与えられていないときには有効状態に切換え
られているエミツタ・シヨート部たとえば１１，
５，１０を経てカソードの部分Ｅ１１ないしＥ１
４に導き出されるので、ｎエミツタ部分１ａない
し１ｃから、点弧に通ずるようなベース層２への
電荷キヤリア注入は行なわれない。
負荷抵抗の直列回路を含む外部負荷電流回路が接
続されている。この電圧源により端子Ａに端子Ｋ
よりも正の電位が与えられれば、第１図によるサ
イリスタは最初は阻止状態すなわちとるに足るほ
どの負荷電流が端子ＡとＫとの間に流れない状態
にある。ベース層２のなかで熱的に形成された正
孔は、MIS構造Ｍ１ないしＭ６の制御端子Ｇに電
圧が与えられていないときには有効状態に切換え
られているエミツタ・シヨート部たとえば１１，
５，１０を経てカソードの部分Ｅ１１ないしＥ１
４に導き出されるので、ｎエミツタ部分１ａない
し１ｃから、点弧に通ずるようなベース層２への
電荷キヤリア注入は行なわれない。
サイリスタを点弧するためには、制御入力端１
８に電流パルスＰ１を与えて、光源Ｌに光パルス
を発生させる。それにより導光体２０の終端２１
の下側で光の作用によりｐベース層２のなかに電
荷キヤリアが形成され、これらの電荷キヤリアは
熱的に形成された電荷キヤリアと共に端子ＡとＫ
との間の電圧の影響下にｎエミツタ部分１ｂの方
向に運ばれる。光パルスの一部分により照射され
たフオトダイオードFDは端子Ｇに負の電圧を与
え、それによるｎチヤネルたとえば１１が中断さ
れ、従つてまたエミツタ・シヨート回路たとえば
１１，５，１０も中断される。８個のフオトダイ
オードFDの直列回路により、たとえば4Vの電圧
および約10-3〜10-4Aの電流が生じ、これはＭ１
ないしＭ６のゲートを駆動するのに十分である。
PINフオトダイオードの使用により、約1μsで立
上がる電圧が得られる。阻止バイアス電圧なしの
フオトダイオードの作動により、光パルスの終了
後に電圧が消滅する際には遅れが生ずる。エミツ
タ・シヨート回路が無効状態に切換えられている
ので、ｎエミツタ１ｂの方向に運ばれる電荷キヤ
リアは１ｂと２との間のpn接合に到達し、ｐベ
ース層２への電荷キヤリアの注入を生じさせる。
それによりサイリスタは光源Ｌの光パワが小さい
場合にも点弧する。１ｂから出発してサイリスタ
の被点弧部分は、エミツタ・シヨート部が無効状
態に切換えられているため、サイリスタ横断面の
外側範囲すなわちｎエミツタ部分１ａおよび１ｃ
が配置されている範囲に非常に急速に広がるの
で、接続されている負荷電流回路の負荷電流は非
常に急速に全サイリスタ横断面により負担され得
るようになる。サイリスタの消弧は、たとえば負
荷電流回路のしや断により負荷電流が保持値以下
に減少したとき、または、負荷電流回路内の電圧
源が交流電圧源であれば、それが次回に零を通過
するときに行なわれる。
８に電流パルスＰ１を与えて、光源Ｌに光パルス
を発生させる。それにより導光体２０の終端２１
の下側で光の作用によりｐベース層２のなかに電
荷キヤリアが形成され、これらの電荷キヤリアは
熱的に形成された電荷キヤリアと共に端子ＡとＫ
との間の電圧の影響下にｎエミツタ部分１ｂの方
向に運ばれる。光パルスの一部分により照射され
たフオトダイオードFDは端子Ｇに負の電圧を与
え、それによるｎチヤネルたとえば１１が中断さ
れ、従つてまたエミツタ・シヨート回路たとえば
１１，５，１０も中断される。８個のフオトダイ
オードFDの直列回路により、たとえば4Vの電圧
および約10-3〜10-4Aの電流が生じ、これはＭ１
ないしＭ６のゲートを駆動するのに十分である。
PINフオトダイオードの使用により、約1μsで立
上がる電圧が得られる。阻止バイアス電圧なしの
フオトダイオードの作動により、光パルスの終了
後に電圧が消滅する際には遅れが生ずる。エミツ
タ・シヨート回路が無効状態に切換えられている
ので、ｎエミツタ１ｂの方向に運ばれる電荷キヤ
リアは１ｂと２との間のpn接合に到達し、ｐベ
ース層２への電荷キヤリアの注入を生じさせる。
それによりサイリスタは光源Ｌの光パワが小さい
場合にも点弧する。１ｂから出発してサイリスタ
の被点弧部分は、エミツタ・シヨート部が無効状
態に切換えられているため、サイリスタ横断面の
外側範囲すなわちｎエミツタ部分１ａおよび１ｃ
が配置されている範囲に非常に急速に広がるの
で、接続されている負荷電流回路の負荷電流は非
常に急速に全サイリスタ横断面により負担され得
るようになる。サイリスタの消弧は、たとえば負
荷電流回路のしや断により負荷電流が保持値以下
に減少したとき、または、負荷電流回路内の電圧
源が交流電圧源であれば、それが次回に零を通過
するときに行なわれる。
第３図には本発明の他の実施例として、第１の
電極の部分Ｅ１３′およびＥ１４′によりおおわれ
たｎエミツタ部分１b′および１c′を有する光点弧
形サイリスタが示されている。部分１b′および１
c′の縁側にMIS構造Ｍ４′およびＭ５′が設けられ
ており、それらのゲートは参照記号１５′および
１６′を付されている。これらの回路部分は第１
図の部分１ｂ，１ｃ，Ｅ１３，Ｅ１４，Ｍ４，１
５および１６にほぼ相当する。これらの部分との
相違点として、第３図の部分Ｅ１３′およびＥ１
４′は相互には接続されているけれども、端子Ｋ
とは接続されていない。さらに、第１図のMIS構
造Ｍ６のかわりに、第３図では導電層２９がｎエ
ミツタ部分１c′の右縁におけるpn接合を低抵抗で
橋絡している。この変更の結果、ｎエミツタ部分
１b′および１c′はいわゆる補助エミツタをなし、
他方電極部分Ｅ１３′およびＥ１４′は導電層２９
と共に補助エミツタ電極（増幅ゲート）をなして
いる。さらに、第３図では、サイリスタの主エミ
ツタをなすｎエミツタ部分１ｄが設けられてい
る。この主エミツタに、導電性材料たとえば高濃
度にドープされた多結晶のシリコンもしくは金属
たとえばアルミニウムから成り端子Ｋと接続され
たカソード３０が設けられている。第３図のそれ
以外の回路部分は構成および作動の仕方の点で第
１図中の同一参照記号を付されている部分に相当
する。ｎエミツタ部分１ｄはその左縁に、構成お
よび作動の仕方の点で第１図中のMIS構造たとえ
ばＭ１に相当するMIS構造Ｍ７を設けられてい
る。ｎエミツタ部分１ｄが穴２７を設けられてお
り、ｐベース層２の突起２８がこの穴を貫いて境
界面６まで延びカソード３０により接触されてい
ることは目的にかなつている。穴２７および突起
２８はいわゆる固定的エミツタ・シヨート部をな
し、主エミツタ１ｄの範囲内の安定性を高める。
電極の部分Ｅ１３′およびＥ１４′によりおおわれ
たｎエミツタ部分１b′および１c′を有する光点弧
形サイリスタが示されている。部分１b′および１
c′の縁側にMIS構造Ｍ４′およびＭ５′が設けられ
ており、それらのゲートは参照記号１５′および
１６′を付されている。これらの回路部分は第１
図の部分１ｂ，１ｃ，Ｅ１３，Ｅ１４，Ｍ４，１
５および１６にほぼ相当する。これらの部分との
相違点として、第３図の部分Ｅ１３′およびＥ１
４′は相互には接続されているけれども、端子Ｋ
とは接続されていない。さらに、第１図のMIS構
造Ｍ６のかわりに、第３図では導電層２９がｎエ
ミツタ部分１c′の右縁におけるpn接合を低抵抗で
橋絡している。この変更の結果、ｎエミツタ部分
１b′および１c′はいわゆる補助エミツタをなし、
他方電極部分Ｅ１３′およびＥ１４′は導電層２９
と共に補助エミツタ電極（増幅ゲート）をなして
いる。さらに、第３図では、サイリスタの主エミ
ツタをなすｎエミツタ部分１ｄが設けられてい
る。この主エミツタに、導電性材料たとえば高濃
度にドープされた多結晶のシリコンもしくは金属
たとえばアルミニウムから成り端子Ｋと接続され
たカソード３０が設けられている。第３図のそれ
以外の回路部分は構成および作動の仕方の点で第
１図中の同一参照記号を付されている部分に相当
する。ｎエミツタ部分１ｄはその左縁に、構成お
よび作動の仕方の点で第１図中のMIS構造たとえ
ばＭ１に相当するMIS構造Ｍ７を設けられてい
る。ｎエミツタ部分１ｄが穴２７を設けられてお
り、ｐベース層２の突起２８がこの穴を貫いて境
界面６まで延びカソード３０により接触されてい
ることは目的にかなつている。穴２７および突起
２８はいわゆる固定的エミツタ・シヨート部をな
し、主エミツタ１ｄの範囲内の安定性を高める。
第３図によるサイリスタの阻止状態ではMIS構
造Ｍ４′，Ｍ５′およびＭ７のエミツタ・シヨート
部は有効状態に切換えられており、これは、第１
図と同じくデイプリーシヨン形式のMIS構造であ
れば、それらの制御端子Ｇに電圧が与えられてい
ない場合である。サイリスタを点弧するために
は、端子１８に電流パルスＰ１を与え、同時に制
御端子Ｇに負の電圧パルスＰ２を与える。それに
より、一方では導光体２０の終端２１の下側の光
活性範囲が制御可能な光源Ｌにより再び照射さ
れ、他方では同時にMIS構造Ｍ４，Ｍ５′および
Ｍ７のエミツタ・シヨート部が除去またはしや断
される。それにより第３図のサイリスタは光源Ｌ
の小さな光パワにより最初に補助エミツタ１b′お
よび１c′の範囲で点弧する。補助エミツタを経て
流れる電流は導電層２９を経て主エミツタ１ｄの
方向に偏向され、このサイリスタ部分に対する点
弧電流を大きくするので、主エミツタ１ｄの範囲
のサイリスタ横断面で高速かつ大面積の点弧が行
なわれる。続いて、補助エミツタ１b′，１c′の範
囲でサイリスタは再び消弧され、その際に全負荷
電流はサイリスタ横断面のうち主エミツタ１ｄを
含む部分により負担される。従つて、全サイリス
タ横断面の点弧が行なわれた後、主エミツタ１ｄ
の範囲を流れている電流に影響を与えることな
く、電圧パルスＰ２を端子Ｇから除き、MIS構造
Ｍ４′，Ｍ５′およびＭ７のエミツタ・シヨート部
を再び有効状態に切換えることができる。
造Ｍ４′，Ｍ５′およびＭ７のエミツタ・シヨート
部は有効状態に切換えられており、これは、第１
図と同じくデイプリーシヨン形式のMIS構造であ
れば、それらの制御端子Ｇに電圧が与えられてい
ない場合である。サイリスタを点弧するために
は、端子１８に電流パルスＰ１を与え、同時に制
御端子Ｇに負の電圧パルスＰ２を与える。それに
より、一方では導光体２０の終端２１の下側の光
活性範囲が制御可能な光源Ｌにより再び照射さ
れ、他方では同時にMIS構造Ｍ４，Ｍ５′および
Ｍ７のエミツタ・シヨート部が除去またはしや断
される。それにより第３図のサイリスタは光源Ｌ
の小さな光パワにより最初に補助エミツタ１b′お
よび１c′の範囲で点弧する。補助エミツタを経て
流れる電流は導電層２９を経て主エミツタ１ｄの
方向に偏向され、このサイリスタ部分に対する点
弧電流を大きくするので、主エミツタ１ｄの範囲
のサイリスタ横断面で高速かつ大面積の点弧が行
なわれる。続いて、補助エミツタ１b′，１c′の範
囲でサイリスタは再び消弧され、その際に全負荷
電流はサイリスタ横断面のうち主エミツタ１ｄを
含む部分により負担される。従つて、全サイリス
タ横断面の点弧が行なわれた後、主エミツタ１ｄ
の範囲を流れている電流に影響を与えることな
く、電圧パルスＰ２を端子Ｇから除き、MIS構造
Ｍ４′，Ｍ５′およびＭ７のエミツタ・シヨート部
を再び有効状態に切換えることができる。
本発明の他の実施例では、第１図および第３図
によるサイリスタが、これまでの説明とは異な
り、回転対称に構成されている。この場合、鎖線
Ｓは対称軸線を表わすことになり、図示されてい
る部分構造はいずれも円環状に構成され、また破
線で第１図および第３図に横方向に記入されてい
る接続導線は省略される。
によるサイリスタが、これまでの説明とは異な
り、回転対称に構成されている。この場合、鎖線
Ｓは対称軸線を表わすことになり、図示されてい
る部分構造はいずれも円環状に構成され、また破
線で第１図および第３図に横方向に記入されてい
る接続導線は省略される。
本発明の範囲内で、ｎエミツタのかわりにｐエ
ミツタ４に、制御可能なエミツタ・シヨート部を
含むMIS構造を設けることもできる。第１図およ
び第３図は、端子ＡおよびＫの記号を交換し、半
導体領域の伝導形をこれまでの説明と反対の伝導
形に交換し、また電圧または電圧パルスの極性を
これまでの説明と反対の極性に交換すれば、この
変形例の図面としても利用され得る。
ミツタ４に、制御可能なエミツタ・シヨート部を
含むMIS構造を設けることもできる。第１図およ
び第３図は、端子ＡおよびＫの記号を交換し、半
導体領域の伝導形をこれまでの説明と反対の伝導
形に交換し、また電圧または電圧パルスの極性を
これまでの説明と反対の極性に交換すれば、この
変形例の図面としても利用され得る。
ｎエミツタ領域１ａ，１ｂおよび１ｃならびに
短絡領域たとえば５および１４がｐベース層２の
なかに入込んでいる深さはたとえば3μmであつて
よい。この場合、短絡領域５および１４とそれに
対応するｎエミツタ領域１ｂおよび１ａとの間の
間隔はそれぞれたとえば5μmであつてよい。第１
図の紙面内の短絡領域５，１４などの横寸法はそ
れぞれたとえば10μmであつてよい。第１図およ
び第３図によるサイリスタの半導体ウエーハの厚
みはたとえば200μmないし１mmの範囲であつてよ
い。
短絡領域たとえば５および１４がｐベース層２の
なかに入込んでいる深さはたとえば3μmであつて
よい。この場合、短絡領域５および１４とそれに
対応するｎエミツタ領域１ｂおよび１ａとの間の
間隔はそれぞれたとえば5μmであつてよい。第１
図の紙面内の短絡領域５，１４などの横寸法はそ
れぞれたとえば10μmであつてよい。第１図およ
び第３図によるサイリスタの半導体ウエーハの厚
みはたとえば200μmないし１mmの範囲であつてよ
い。
第１図は本発明の第１の実施例の横断面図、第
２図は第１図の部分回路の代替的な実施態様を示
す図、第３図は本発明の第２の実施例の横断面図
である。 １ａ〜１ｄ，１b′，１c′……ｎエミツタ部分、
２……ｐベース層、３……ｎベース層、４……ｐ
エミツタ、５……短絡領域、６……境界面、７…
…ｐベース層の部分範囲、８……絶縁層、９……
ゲート、１０……導電層、１１……ｎ伝導形チヤ
ネル、１２，１３……ゲート、１４……短絡領
域、１５〜１７……ゲート、１８……制御入力
端、１９……光出力端、２０……導光体、２１…
…導光体の終端、２２……穴、２３……導光体、
２４……光電変換器、２５……光線分割器、２
６，２７，２８……光フアイバ束、２９……導電
層、３０……カソード、３１……穴、３２……突
起、Ａ……アノード端子、Ｅ１１〜Ｅ１４，Ｅ１
３′，Ｅ１４′……カソード部分、Ｅ２……アノー
ド、FD……フオトダイオード、Ｇ……制御端子、
Ｋ……カソード端子、Ｌ……光源、Ｍ１〜Ｍ７，
Ｍ４′，Ｍ５′……MIS構造、２……点弧電流パル
ス端子。
２図は第１図の部分回路の代替的な実施態様を示
す図、第３図は本発明の第２の実施例の横断面図
である。 １ａ〜１ｄ，１b′，１c′……ｎエミツタ部分、
２……ｐベース層、３……ｎベース層、４……ｐ
エミツタ、５……短絡領域、６……境界面、７…
…ｐベース層の部分範囲、８……絶縁層、９……
ゲート、１０……導電層、１１……ｎ伝導形チヤ
ネル、１２，１３……ゲート、１４……短絡領
域、１５〜１７……ゲート、１８……制御入力
端、１９……光出力端、２０……導光体、２１…
…導光体の終端、２２……穴、２３……導光体、
２４……光電変換器、２５……光線分割器、２
６，２７，２８……光フアイバ束、２９……導電
層、３０……カソード、３１……穴、３２……突
起、Ａ……アノード端子、Ｅ１１〜Ｅ１４，Ｅ１
３′，Ｅ１４′……カソード部分、Ｅ２……アノー
ド、FD……フオトダイオード、Ｇ……制御端子、
Ｋ……カソード端子、Ｌ……光源、Ｍ１〜Ｍ７，
Ｍ４′，Ｍ５′……MIS構造、２……点弧電流パル
ス端子。
Claims (1)
- 【特許請求の範囲】 １ 第１の電極により接触されているｎエミツタ
とそれに境を接するｐベース層と第２の電極によ
り接触されているｐエミツタとそれに境を接する
ｎベース層とを含む半導体ウエーハと、半導体ウ
エーハの境界面に配置されゲートを介して制御さ
れるMIS構造として構成された制御可能なエミツ
タ・シヨート部とを有し、そのエミツタ・シヨー
ト回路がそれぞれ、第１の（第２の）電極と接続
された第１の伝導形式の第１の半導体領域と、ベ
ース層と接続された第１の伝導形式の第２の半導
体領域と、これらの領域の間に位置し、半導体ウ
エーハに対して電気的に絶縁されたゲートにより
おおわれた第２の伝導形式の半導体範囲とから成
つており、また導光体を介して半導体ウエーハの
表面の一部分と光学的に接触している制御可能な
光源が設けられており、またゲートを介して制御
されるMIS構造がこの光源と光学的に接触してい
る光電変換器の出力端と接続された１つの共通の
制御端子を有する光点弧形サイリスタにおいて、
前記導光体から分岐して前記光電変換器の入力端
と接続された導光体が設けられていることを特徴
とする光点弧形サイリスタ。 ２ 第１の電極により接触されているｎエミツタ
とそれに境を接するｐベース層と第２の電極によ
り接触されているｐエミツタとそれに境を接する
ｎベース層とを含む半導体ウエーハと、半導体ウ
エーハの境界面に配置されゲートを介して制御さ
れるMIS構造として構成された制御可能なエミツ
タ・シヨート部とを有し、そのエミツタ・シヨー
ト回路がそれぞれ、第１の（第２の）電極と接続
された第１の伝導形式の第１の半導体領域と、ベ
ース層と接続された第１の伝導形式の第２の半導
体領域と、これらの領域の間に位置し、半導体ウ
エーハに対して電気的に絶縁されたゲートにより
おおわれた第２の伝導形式の半導体範囲とから成
つており、また導光体を介して半導体ウエーハの
表面の一部分と光学的に接触している制御可能な
光源が設けられており、またゲートを介して制御
されるMIS構造がこの光源と光学的に接触してい
る光電変換器の出力端と接続された１つの共通の
制御端子を有する光点弧形サイリスタにおいて、
前記導光体から分岐して前記光電変換器の入力端
と接続された導光体が設けられており、また前記
光電変換器が複数個の半導体フオトダイオードの
直列回路を有することを特徴とする光点弧形サイ
リスタ。 ３ 特許請求の範囲第２項記載の光点弧形サイリ
スタにおいて、半導体フオトダイオードの直列回
路の端子がMIS構造の共通制御端子と第１の電極
の端子とに接続されていることを特徴とする光点
弧サイリスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813118364 DE3118364A1 (de) | 1981-05-08 | 1981-05-08 | Lichtzuendbarer thyristor mit optoelektronisch angesteuerten emitterkurzschluessen und verfahren zu seinem betrieb |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57194578A JPS57194578A (en) | 1982-11-30 |
| JPS646545B2 true JPS646545B2 (ja) | 1989-02-03 |
Family
ID=6131830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57076454A Granted JPS57194578A (en) | 1981-05-08 | 1982-05-07 | Optical firing type thyristor |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0064718B1 (ja) |
| JP (1) | JPS57194578A (ja) |
| DE (1) | DE3118364A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3118318A1 (de) * | 1981-05-08 | 1982-11-25 | Siemens AG, 1000 Berlin und 8000 München | Lichtzuendbarer thyristor mit steuerbaren emitter-kurzschlusspfaden und verfahren zu seinem betrieb |
| JPS60115263A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置 |
| DE3431817C2 (de) * | 1984-08-30 | 1986-07-10 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Lichtzündbarer Thyristor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1639048A1 (de) * | 1966-10-10 | 1971-01-21 | Westinghouse Electric Corp | Photothyristor |
| JPS508315B1 (ja) * | 1970-02-20 | 1975-04-03 | ||
| DE2224169A1 (de) * | 1972-05-18 | 1973-12-06 | Rolf Schatz Feinwerktechnik Fa | Optoelektronischer schalter mit mechanischer steuerung fuer ueberwachungseinrichtungen insbesondere an textilmaschinen |
| SE392783B (sv) * | 1975-06-19 | 1977-04-18 | Asea Ab | Halvledaranordning innefattande en tyristor och en felteffekttransistordel |
| DE2700583A1 (de) * | 1977-01-07 | 1978-07-13 | Hansa Metallwerke Ag | Optischer schalter |
| CA1123064A (en) * | 1978-03-23 | 1982-05-04 | William C. King | Optically coupled field effect transistor switch |
| JPS5574168A (en) * | 1978-11-28 | 1980-06-04 | Oki Electric Ind Co Ltd | Pnpn switch |
| DE2945335A1 (de) * | 1979-11-09 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Lichtzuendbarer thyristor |
-
1981
- 1981-05-08 DE DE19813118364 patent/DE3118364A1/de not_active Ceased
-
1982
- 1982-05-03 EP EP82103781A patent/EP0064718B1/de not_active Expired
- 1982-05-07 JP JP57076454A patent/JPS57194578A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0064718B1 (de) | 1987-03-11 |
| EP0064718A3 (en) | 1983-10-12 |
| EP0064718A2 (de) | 1982-11-17 |
| JPS57194578A (en) | 1982-11-30 |
| DE3118364A1 (de) | 1982-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3893153A (en) | Light activated thyristor with high di/dt capability | |
| US4975755A (en) | Optically controllable static induction thyristor device | |
| US4016593A (en) | Bidirectional photothyristor device | |
| JPS583386B2 (ja) | ソウホウコウセイホトサイリスタ | |
| NL8303776A (nl) | Stuurbaar halfgeleider-schakelelement. | |
| JPH0117268B2 (ja) | ||
| US4755861A (en) | Light-firable thyristor | |
| JPH01161864A (ja) | サイリスタ | |
| JPH0138382B2 (ja) | ||
| JPS646545B2 (ja) | ||
| JPH0138383B2 (ja) | ||
| JP2003510850A (ja) | リカバリタイムにおける電圧衝撃耐性をもつサイリスタ | |
| JPH0122748B2 (ja) | ||
| JPH0324789B2 (ja) | ||
| JPH0142507B2 (ja) | ||
| JPS623987B2 (ja) | ||
| JPS61202465A (ja) | 過電圧保護機能付サイリスタ | |
| WO2015179718A9 (en) | Construction and optical control of bipolar junction transistors and thyristors | |
| US4546369A (en) | Light-activated amplified gate bi-directional thyristor | |
| JPH0138384B2 (ja) | ||
| JPS5940577A (ja) | 光点弧形双方向性サイリスタ | |
| JPS6249745B2 (ja) | ||
| JPH0139226B2 (ja) | ||
| JPH0793560B2 (ja) | ラツチング機能を有する無接点リレ− | |
| JPH0468791B2 (ja) |