JPS59954A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JPS59954A JPS59954A JP57109707A JP10970782A JPS59954A JP S59954 A JPS59954 A JP S59954A JP 57109707 A JP57109707 A JP 57109707A JP 10970782 A JP10970782 A JP 10970782A JP S59954 A JPS59954 A JP S59954A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- bipolar transistor
- region
- base region
- integrated device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁ゲート型電界効果トランジスタの製造工程
で双極トランジスタを形成する半導体集積装置に関する
ものである。
で双極トランジスタを形成する半導体集積装置に関する
ものである。
第１図に従来の絶縁ゲート型電界効果トランジスタ（以
後ＭＯＳトランジスタとする）の製造プロセスで形成さ
れた双極トランジスタを含む半導体装置の断面図を示す
。また第２図は上記双極トランジスタの部分を拡大した
断面図である。
後ＭＯＳトランジスタとする）の製造プロセスで形成さ
れた双極トランジスタを含む半導体装置の断面図を示す
。また第２図は上記双極トランジスタの部分を拡大した
断面図である。
第１図において半導体基板１はｎ形シリコン単結晶、６
，７，８，９はｎ影領域、２，３゜４．５はｐ影領域、
１１．１３は酸化膜、１０．１２は多結晶シリコンであ
る。４，５．１０および１１でｐ形ＭＯ８）ランジスタ
を構成し、２ 、６ 、７゜１２および１３でｎ形ＭＯ
８）ランジスタを構成する。そして３，８．９で双極ト
ランジスタを構成する。ここで３は上記双極トランジス
タの限−大領域を、８はコレクタ領域を、９はエミッタ
領域を形成する。
，７，８，９はｎ影領域、２，３゜４．５はｐ影領域、
１１．１３は酸化膜、１０．１２は多結晶シリコンであ
る。４，５．１０および１１でｐ形ＭＯ８）ランジスタ
を構成し、２ 、６ 、７゜１２および１３でｎ形ＭＯ
８）ランジスタを構成する。そして３，８．９で双極ト
ランジスタを構成する。ここで３は上記双極トランジス
タの限−大領域を、８はコレクタ領域を、９はエミッタ
領域を形成する。
以上のようにＭＯＳトランジスタ製造工程により双極ト
ランジスタを同一半導体基板上で構成できる。しかし上
述した従来の製造プロセス・・で形成した双極トランジ
スタには電流増幅率（以後ｈｒｇとする）が小さいとい
う欠点がある。
ランジスタを同一半導体基板上で構成できる。しかし上
述した従来の製造プロセス・・で形成した双極トランジ
スタには電流増幅率（以後ｈｒｇとする）が小さいとい
う欠点がある。
第２図、第３図を用いてこの欠点ｉこついて詳しく説明
する。第２図、第３図において第１図と同一部分は同一
番号を記す。第２図において、１６．１７．１８は双極
トランジスタ１４のそれぞれベース端子、コレクタ端子
、エミッタ端子である。
する。第２図、第３図において第１図と同一部分は同一
番号を記す。第２図において、１６．１７．１８は双極
トランジスタ１４のそれぞれベース端子、コレクタ端子
、エミッタ端子である。
また１９は半導体基板１の端子を示す。通常半導体基板
１はｐ影領域と絶縁するため正極電源２０を印加する。
１はｐ影領域と絶縁するため正極電源２０を印加する。
上述してきた双極トランジスタ１４には構成上、半導体
基板１をコレクタ、ｎ影領域９をエミッタ、ｐ影領域３
をベースとする寄生双極トランジスタ１５が存在し、そ
のベース、エミッタ領域は双極トランジスタ１４のベー
ス、エミッタ領域と同一である。そして第３図にその等
何回路を動作状態で示した。
基板１をコレクタ、ｎ影領域９をエミッタ、ｐ影領域３
をベースとする寄生双極トランジスタ１５が存在し、そ
のベース、エミッタ領域は双極トランジスタ１４のベー
ス、エミッタ領域と同一である。そして第３図にその等
何回路を動作状態で示した。
、第３図において双極トランジスタ１４、寄生双極トラ
ンジスタ１５の共通エミッタ端子１８を接地し、同共通
ベース端子１６をバイアス電圧２１に接続する。そして
双極トランジスタ１４のコレクタ・端子１７は他の回路
へ接続される。また寄生双極・トランジスタ１５のコレ
クタは正極電源２０に接続する。上記回路において寄生
双極トランジスタ１５の電流増幅率（ｈｒｇｘ ）と双
極トランジスタ１４゜の電流増幅率（ｈｒｇｔ ）を比
らべると、第２図の構造よりｈｒｚｔ〉ｈｒＥ２となる
。よって寄生双極トランジスタ１５が先に動作を初めし
かもコレクタ電流は正極電源２０より大電流が流れる。
ンジスタ１５の共通エミッタ端子１８を接地し、同共通
ベース端子１６をバイアス電圧２１に接続する。そして
双極トランジスタ１４のコレクタ・端子１７は他の回路
へ接続される。また寄生双極・トランジスタ１５のコレ
クタは正極電源２０に接続する。上記回路において寄生
双極トランジスタ１５の電流増幅率（ｈｒｇｘ ）と双
極トランジスタ１４゜の電流増幅率（ｈｒｇｔ ）を比
らべると、第２図の構造よりｈｒｚｔ〉ｈｒＥ２となる
。よって寄生双極トランジスタ１５が先に動作を初めし
かもコレクタ電流は正極電源２０より大電流が流れる。
以上述べて来たように従来の半導体集積装置の双極トラ
ンジスタ１４を動作させると寄生双極トランジスタ１５
に大電流が流れてしまうという欠点が生じる。
ンジスタ１４を動作させると寄生双極トランジスタ１５
に大電流が流れてしまうという欠点が生じる。
そこで本発明の目的は双極トランジスタ１４の電流増幅
率（ｈｒｇｓ ）を寄生双極トランジスタ１５の電流増
幅率（ｈｒｇｔ ）より′も大きい半導体集積装置を提
供するにある。
率（ｈｒｇｓ ）を寄生双極トランジスタ１５の電流増
幅率（ｈｒｇｔ ）より′も大きい半導体集積装置を提
供するにある。
本発明は双極トランジス゛りの電流増幅率がベース領域
の濃度に反比例することを利用し、双極トランジスタの
ベース領域（ｎ影領域）へｐ形不純物を加えてベース領
域の濃度を低くするδ以下、本発明の一実施例を第４図
に示し詳しく説明する。ここで第２図と同一部分は同一
番号を記す。第４図において、２２は低濃度のｐ影領域
（以後ｐ−とする）であり、ｐ影領域３よりも低濃度で
ある。一般に双極トランジスタの電流増幅率ｈｒｇは下
記の式で表わせる。
の濃度に反比例することを利用し、双極トランジスタの
ベース領域（ｎ影領域）へｐ形不純物を加えてベース領
域の濃度を低くするδ以下、本発明の一実施例を第４図
に示し詳しく説明する。ここで第２図と同一部分は同一
番号を記す。第４図において、２２は低濃度のｐ影領域
（以後ｐ−とする）であり、ｐ影領域３よりも低濃度で
ある。一般に双極トランジスタの電流増幅率ｈｒｇは下
記の式で表わせる。
ここでρＢ二ベース領域の抵抗率。
ρＥ：エミツタ領域の抵抗率、ＸＢ：ベース厚さ。
ＬＥ：エミッタの拡散長
（り式でわかるようにベース領域の抵抗率を大きくする
とｈｒｇは増大する。すなわちベース領域の不純物濃度
を低くするとｈｐｇは増大する。
とｈｒｇは増大する。すなわちベース領域の不純物濃度
を低くするとｈｐｇは増大する。
そこで双極トランジスタ１４および寄生双極トランジス
タ１５の共通ベース領域であるｐ影領域３の表面だけに
ｎ形不純物を加える。これによりｐ影領域３の表面より
浅い部分だけが低濃度のｐ影領域２２となる。すなわち
ｐ影領域２２は双極トランジスタ１４のベース領域であ
る。よって双極トランジスタ１４のベース領域２２と寄
生双極トランジスタ１５のベース領域３の濃度を比較す
ると、（ベース領域２２の濃度）〈（ベース領域３）と
なり、双極トランジスタ１４の電流増幅率（ｈｐｇ２）
を寄生双極トランジスタ１５の電流増幅率（ｈｒＥｔ）
よりも大きくすることができる。
タ１５の共通ベース領域であるｐ影領域３の表面だけに
ｎ形不純物を加える。これによりｐ影領域３の表面より
浅い部分だけが低濃度のｐ影領域２２となる。すなわち
ｐ影領域２２は双極トランジスタ１４のベース領域であ
る。よって双極トランジスタ１４のベース領域２２と寄
生双極トランジスタ１５のベース領域３の濃度を比較す
ると、（ベース領域２２の濃度）〈（ベース領域３）と
なり、双極トランジスタ１４の電流増幅率（ｈｐｇ２）
を寄生双極トランジスタ１５の電流増幅率（ｈｒＥｔ）
よりも大きくすることができる。
以上、上述して来たように本発明によれば一般的にディ
ジタル回路用集積回路製造プロセスであるＭＯＳ）ラン
ジスタ製造プロセスで、双極トランジスタを同一基板上
に形成させたときに問題となる寄生双極トランジスタの
影響を小さくすることができる。
ジタル回路用集積回路製造プロセスであるＭＯＳ）ラン
ジスタ製造プロセスで、双極トランジスタを同一基板上
に形成させたときに問題となる寄生双極トランジスタの
影響を小さくすることができる。
Claims (1)
- 【特許請求の範囲】 １、第１導電屋半導体基板中に互いに隔離されて形成さ
れた１対の第２導電型ソース・ドレ ３イン領域を有
する第１の絶縁ゲート型電界効果トランジスタと該第１
導電型半導体基板中に形成された第２導電型の半導体領
域中に互いに隔離されて形成された１対の第１導電型ソ
ース・ドレイン領域を有する第２の絶縁ゲート型電界効
果トランジスタと該第１導電型半導体奉板中に該第２導
電型半導体領域と同時形成された第２導電型ベース領域
とこのベース領域中に互いに隔離されて該第２の絶縁ゲ
ート屋電界効果トランジスタのソース・ドレイン領域と
同時に形成された第１導電型コレクタ領域とエミッタ領
域とから成る双極トランジスタを具備してなり、該第２
導電型ベース領域の不純物濃度を表面に近い部分を低濃
度に、表面から離れた部分を高濃度にしたことを特徴と
する半導体集積装置。 ２、第２導電瀧ベース領域に該第１導電型不純物が印加
されていることを特徴とする特許請求の範囲第１項記載
の半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109707A JPS59954A (ja) | 1982-06-28 | 1982-06-28 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109707A JPS59954A (ja) | 1982-06-28 | 1982-06-28 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59954A true JPS59954A (ja) | 1984-01-06 |
Family
ID=14517176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109707A Pending JPS59954A (ja) | 1982-06-28 | 1982-06-28 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59954A (ja) |
-
1982
- 1982-06-28 JP JP57109707A patent/JPS59954A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2097585A (en) | Semiconductor device | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| JPS59954A (ja) | 半導体集積装置 | |
| JPS60247974A (ja) | 半導体装置 | |
| JPS58122780A (ja) | 半導体装置 | |
| JP2845544B2 (ja) | 半導体装置の製造方法 | |
| JPH02294063A (ja) | 半導体集積回路 | |
| JPH04225238A (ja) | ラテラルトランジスタ及びそれを用いたカレントミラー回路 | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JPH0321055A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6349912B2 (ja) | ||
| JPH05864B2 (ja) | ||
| JPH02237058A (ja) | 半導体集積回路およびその製造方法 | |
| JPH01273346A (ja) | 半導体装置 | |
| JPS6276775A (ja) | 半導体装置 | |
| JPH02241057A (ja) | 半導体集積回路の製造方法 | |
| JPS61260674A (ja) | 電圧制御可変電流増幅率バイポ−ラトランジスタ | |
| JPS5910256A (ja) | 半導体集積装置 | |
| JPS59181669A (ja) | Ｍｏｓ型半導体装置 | |
| JPS58173845A (ja) | 半導体装置 | |
| JPH0612818B2 (ja) | 半導体装置 | |
| JPS6262062B2 (ja) | ||
| JPH01120060A (ja) | 半導体装置 | |
| JPH0479363A (ja) | 半導体集積回路装置 |