JPS5997255A - 回線情報収集方式 - Google Patents
回線情報収集方式Info
- Publication number
- JPS5997255A JPS5997255A JP57206966A JP20696682A JPS5997255A JP S5997255 A JPS5997255 A JP S5997255A JP 57206966 A JP57206966 A JP 57206966A JP 20696682 A JP20696682 A JP 20696682A JP S5997255 A JPS5997255 A JP S5997255A
- Authority
- JP
- Japan
- Prior art keywords
- area
- logging
- control
- line
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ） 発明の技術分野
本発明は、通イ８制陣処理装置における回線トレース方
式に関するものである。
式に関するものである。
（ロ）従来技術と問題点
従来の通信制御処理装置における回線トレースは制御プ
ログラムが電文１文字ごとに発生する割込みの際に無条
件に制御領域を読込んで、トレース・データとして収集
するようにしていた。そしてトレースの開始と終了は、
オペレータの指示に従っているだめトレース・データは
本来必要の無い部分捷で含まれる結果となっていた。
ログラムが電文１文字ごとに発生する割込みの際に無条
件に制御領域を読込んで、トレース・データとして収集
するようにしていた。そしてトレースの開始と終了は、
オペレータの指示に従っているだめトレース・データは
本来必要の無い部分捷で含まれる結果となっていた。
一方、回線トレースは、障害発生時のハード・ウェアの
情報として重要なものである。特に障害発生時点及び直
前の回線トレース・データは原因究明の為の手がかりに
なる事がある。
情報として重要なものである。特に障害発生時点及び直
前の回線トレース・データは原因究明の為の手がかりに
なる事がある。
上記した従来の方法による回線トレースの場合、障害が
発生した時点を見つけるのに多くの手間と時間がかかる
という難点があった。
発生した時点を見つけるのに多くの手間と時間がかかる
という難点があった。
ｅ→ 発明の目的
本発明は上記の点を解決し、障害発生時点を直ちに検出
できるようにするとともに、余分なトレースを無くする
ようにすることを目的としている。
できるようにするとともに、余分なトレースを無くする
ようにすることを目的としている。
に）発明の構成
上記目的を達成するために本発明は、回想ごとに割当て
られ文字の分解まだは組立等のために使用される制御領
域を保持する回線側布巾メモリを有する通信制御処理装
置において、上記制御領域に［ｊｌｌ！ｌ ＆８トＬ−
スヲ相示する回線トレース指示ピントおよび通信の動作
状態を表示するステータス領域をもうけるとともに電文
の１文字の分解または組立てが終了したことを通知する
（ｌがオンでかつ上記ｌ９トレース指示ビットがオンの
とき当該回線の制御領域の内容を格納するロギング領域
を有するロギングメモリを上記回線制忙１１メモリとは
別にもうけ、上記ロギングメモリのロギング領域に空き
がなくなったとき引き続いて該ロギング領域の先頭アド
レスから上記回線トレース指示ピノ）・がオンの上記制
御領域の内容を順次格納してゆき、通信状態Ｖ（具常が
発生して上記ステータス領域にもうけられているエラー
ビットがオンとなったときに上記ロギング領域への上記
制御領域の内容の格納を停止し、上記ロギング領域の最
終格納アドレスをロギングアドレス保持レジスタに格納
するとともに、制ｆｉｊプログラムに割込みを発生し、
当該エラー発生と当該ロギングアドレス保持レジスタの
内容を通知するよう構成したことを特徴とする。
られ文字の分解まだは組立等のために使用される制御領
域を保持する回線側布巾メモリを有する通信制御処理装
置において、上記制御領域に［ｊｌｌ！ｌ ＆８トＬ−
スヲ相示する回線トレース指示ピントおよび通信の動作
状態を表示するステータス領域をもうけるとともに電文
の１文字の分解または組立てが終了したことを通知する
（ｌがオンでかつ上記ｌ９トレース指示ビットがオンの
とき当該回線の制御領域の内容を格納するロギング領域
を有するロギングメモリを上記回線制忙１１メモリとは
別にもうけ、上記ロギングメモリのロギング領域に空き
がなくなったとき引き続いて該ロギング領域の先頭アド
レスから上記回線トレース指示ピノ）・がオンの上記制
御領域の内容を順次格納してゆき、通信状態Ｖ（具常が
発生して上記ステータス領域にもうけられているエラー
ビットがオンとなったときに上記ロギング領域への上記
制御領域の内容の格納を停止し、上記ロギング領域の最
終格納アドレスをロギングアドレス保持レジスタに格納
するとともに、制ｆｉｊプログラムに割込みを発生し、
当該エラー発生と当該ロギングアドレス保持レジスタの
内容を通知するよう構成したことを特徴とする。
（ホ）発明の実施例
図は本発明による実施例の通信制御処理装置の要部ブロ
ック図であシ、図中、１は回線制御メモリ、２はロギン
グメモリ、３は制御プログラム、４は回た４制御メモリ
アドレス作成回路、５は回線制御メモリ書込制ｆｆ１１
１回路、６は制御領域読出レジスタ、７は演算回路、８
は文字組立分解検出回路、９はステータスエラー検出回
路、１０は割込み制御回路、１１はロギングメモリアド
レス作成回路、１２はロギングメモリ書込回路、１３は
ロギング領域読出レジスタ、１４はロギングアドレス保
持レジスタ、１５〜２１はアンドゲート、２２は反転回
路、ＷＴＷ、ＷＴＣＰ、ＷＴＬＵ各ｓｈノ書込制御信号
、ＲＬＧ 、 ＲＬＡは読出制！卸信号である０回線制
御メモリ１には、回線ごとに固有の制御領域が割当てら
れており、ある回線が走査されるごとに当該回線に対応
する制御領域の内容が制御領域読出レジスタ６に読出さ
ね、る。そして、その読出さｈたｆｉｌｌ」ｔｌ領域の
内容について演算回路７において所要の演算が行なわれ
、更新された内容が再び回ｋＡ ｆｔ：＋（財）メモリ
１に格納される。
ック図であシ、図中、１は回線制御メモリ、２はロギン
グメモリ、３は制御プログラム、４は回た４制御メモリ
アドレス作成回路、５は回線制御メモリ書込制ｆｆ１１
１回路、６は制御領域読出レジスタ、７は演算回路、８
は文字組立分解検出回路、９はステータスエラー検出回
路、１０は割込み制御回路、１１はロギングメモリアド
レス作成回路、１２はロギングメモリ書込回路、１３は
ロギング領域読出レジスタ、１４はロギングアドレス保
持レジスタ、１５〜２１はアンドゲート、２２は反転回
路、ＷＴＷ、ＷＴＣＰ、ＷＴＬＵ各ｓｈノ書込制御信号
、ＲＬＧ 、 ＲＬＡは読出制！卸信号である０回線制
御メモリ１には、回線ごとに固有の制御領域が割当てら
れており、ある回線が走査されるごとに当該回線に対応
する制御領域の内容が制御領域読出レジスタ６に読出さ
ね、る。そして、その読出さｈたｆｉｌｌ」ｔｌ領域の
内容について演算回路７において所要の演算が行なわれ
、更新された内容が再び回ｋＡ ｆｔ：＋（財）メモリ
１に格納される。
また、制呻領域の内容は、制御プログラム３によっても
更新可能なようにされている。
更新可能なようにされている。
図示゛Ｊミ施例においては、この制ｖｉｉ領域の一部に
文字の分解、組立を行なう領域ＡＣ１回線トレースを指
示するＬＴＲ，ビット、通信回線の状態を表示するＳＴ
Ｓ領域がもうけられている。
文字の分解、組立を行なう領域ＡＣ１回線トレースを指
示するＬＴＲ，ビット、通信回線の状態を表示するＳＴ
Ｓ領域がもうけられている。
ＬＴＲビットは、 制御プログラム３の指示によってセ
ットされるものである。
ットされるものである。
領域ＡＣにおいて１文字の分解／組立が終了すると、こ
のことが文字組立分解検出回路８により検出され、該回
路８の出力は１”（オン）となる。
のことが文字組立分解検出回路８により検出され、該回
路８の出力は１”（オン）となる。
このとき当該制御領域のＬＴＲビットが１”（オン）で
、かつステータスエラー検出回路９の出力がＯ”（オフ
）（エラーが検出されていない状態）であると、アット
ゲート１８の出力か１′′となり、書込制ｉｆｉ＋ｌ信
号ＷＴＴ、のタイミングで当該制御領域の内容がロギン
グメモリ２に１込まれる。さらにアンドゲート１８の出
力により、ロギングメモリアドレス作成回路１１に保持
さねているロギングメモリアドレスは＋１歩進される。
、かつステータスエラー検出回路９の出力がＯ”（オフ
）（エラーが検出されていない状態）であると、アット
ゲート１８の出力か１′′となり、書込制ｉｆｉ＋ｌ信
号ＷＴＴ、のタイミングで当該制御領域の内容がロギン
グメモリ２に１込まれる。さらにアンドゲート１８の出
力により、ロギングメモリアドレス作成回路１１に保持
さねているロギングメモリアドレスは＋１歩進される。
上記したようにアンドゲート１８の出力が１″となる条
件が発生するごとに、そのときの制御領域の内容がロギ
ングメモリ２に格納されるとともに、ロギングメモリア
ドレスが更新されてゆく。
件が発生するごとに、そのときの制御領域の内容がロギ
ングメモリ２に格納されるとともに、ロギングメモリア
ドレスが更新されてゆく。
そして、ロギングメモリ２の１７ギ／グ領域に空きがな
くなると、ロキングメモリアドレス作成回路１１の指示
するアドレスはロギング領域の先頭値となるように構成
されている。すなわち、ロギング領域の先頭アト１／ス
から重ね竹きされてゆく。
くなると、ロキングメモリアドレス作成回路１１の指示
するアドレスはロギング領域の先頭値となるように構成
されている。すなわち、ロギング領域の先頭アト１／ス
から重ね竹きされてゆく。
このようにして、ロギング処理が実行されている最中に
、もし、回線の処理の中でエラーが検出され、ＳＴＳ領
域のエラービットかオンとなると、アンドゲート１８は
オフとされ、ロギング領域の書込みが停止でれる。一方
その時、アンドゲート１７がオンとされロキング領域の
アドレスがロギングアドレス保持レジスタ１４にセット
される。
、もし、回線の処理の中でエラーが検出され、ＳＴＳ領
域のエラービットかオンとなると、アンドゲート１８は
オフとされ、ロギング領域の書込みが停止でれる。一方
その時、アンドゲート１７がオンとされロキング領域の
アドレスがロギングアドレス保持レジスタ１４にセット
される。
そして同時に、割込み制御回路１０から制御プログラム
３に割込みが発生され、エラーの通知が行なわれる。
３に割込みが発生され、エラーの通知が行なわれる。
ｆｌＩｉ−１ｉｌｉ１プログラム３は、ロギングアドレ
ス保持レジスタ１４の内容を読取り、そのアドレスの次
のアドレスからロキング領域の読込みを行う。
ス保持レジスタ１４の内容を読取り、そのアドレスの次
のアドレスからロキング領域の読込みを行う。
この様にして、エラーが発生した直前及びその時点の制
御領域が制御プログラム３に読込首れる。
御領域が制御プログラム３に読込首れる。
以後制御プログラム３に一必要な障害処理を行なってゆ
く。
く。
（へ）発明の効果
本号１−明によれば、エラー発生時のり要なトレース・
１′ｉ￥報を連列１に検出することができるので、シス
外 テムの信頼性向上に大きく寄ｌすることができる。
１′ｉ￥報を連列１に検出することができるので、シス
外 テムの信頼性向上に大きく寄ｌすることができる。
図１０一本’ｉ＋： ［１，”Ｊによる実施例の通信割
引処理装置のグＪ部ブロック図である。 図中、１はＩ８’） ＆ｉ制起１メモリ、２はロギング
メモリ、３は制御、フ；ログラム、８１ｄ文字糺立分解
検出′、Ｎ−１ 回路・ ９はｘＪ −ｐ 、ｘ、”ラー検出回路・ １
４は。 ギングアドレス保持レジスタである。
引処理装置のグＪ部ブロック図である。 図中、１はＩ８’） ＆ｉ制起１メモリ、２はロギング
メモリ、３は制御、フ；ログラム、８１ｄ文字糺立分解
検出′、Ｎ−１ 回路・ ９はｘＪ −ｐ 、ｘ、”ラー検出回路・ １
４は。 ギングアドレス保持レジスタである。
Claims (1)
- 回線ごとに割当てられ文字の分解までは組立等のために
使用される制御領域を保持する回線制御メモリを有する
通信制御処理袋間において、上記９１７１１１領域に回
＆Ｊ トレースを指示する回線トレース指示ビットおよ
び通信の動作状態を表示するステータス領域をもうける
とともに電文の１文字の分解まだは組立てが終了したこ
とを通知する信号がオンでかつ上記回線トレース指示ビ
ットがオンのとき当該回縁の制御領域の内容を格納する
ロギング領域を廟するロギングメモリを上記回縁ルｔＪ
（ａ４＋メモリとは別にもうけ、上記ロギングメモリの
ロギング領域に空きがなくなったとき引き続いて該ロギ
ング領域の先頭アドレスから上記回線トレース指示ビッ
トがオ／の上記制御１蹟域の内容を順次格納してゆき、
亜化状態に異常が発生して上記ステータス領域にもうけ
られているエラービットがオンとなったときに上記ロギ
ング領域への上記制御領域の内容の格納を停止し、上記
ロギング領域の最終格納アドレスをロギングアドレス保
持レジスタに格納するとともに、制欲１１プログラムに
割込みを発生し、当該エラー発生と当該ロギングアドレ
ス保持レジスタの内容を通知するよう構成したことを％
徴とする回線情報収集方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206966A JPS5997255A (ja) | 1982-11-26 | 1982-11-26 | 回線情報収集方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206966A JPS5997255A (ja) | 1982-11-26 | 1982-11-26 | 回線情報収集方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5997255A true JPS5997255A (ja) | 1984-06-05 |
Family
ID=16531947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57206966A Pending JPS5997255A (ja) | 1982-11-26 | 1982-11-26 | 回線情報収集方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5997255A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115244A (ja) * | 1987-10-29 | 1989-05-08 | Fujitsu Ltd | 回線ロギング自動停止制御方式 |
-
1982
- 1982-11-26 JP JP57206966A patent/JPS5997255A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115244A (ja) * | 1987-10-29 | 1989-05-08 | Fujitsu Ltd | 回線ロギング自動停止制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4237541A (en) | Electronic apparatus for indicating that a printer has been disabled | |
| JPS6041769B2 (ja) | アドレス指定方式 | |
| JPS5997255A (ja) | 回線情報収集方式 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPS6136841A (ja) | 入出力装置 | |
| JPS6257997B2 (ja) | ||
| JPH05197596A (ja) | トレーサ | |
| KR890002003B1 (ko) | 씨알티(crt) 제어회로 | |
| JPH0228844A (ja) | 順序制御回路 | |
| JPS60205639A (ja) | アドレスストツプ回路 | |
| JPH0575072B2 (ja) | ||
| JPS59163653A (ja) | デバツグ装置 | |
| JPS6038743B2 (ja) | カ−ソル制御装置 | |
| JPH01154259A (ja) | データトレース方式 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPS6015751A (ja) | デ−タ収集装置 | |
| JPS59165158A (ja) | デバツグ装置 | |
| JPH0120513B2 (ja) | ||
| JPH0250740A (ja) | アドレストレーサ | |
| JPS61110245A (ja) | 動作履歴装置 | |
| JPH05241911A (ja) | ハードウェア制御命令トレース回路 | |
| JPH05113901A (ja) | トレーサ制御方式 | |
| JPS58123145A (ja) | 状態履歴記憶装置 | |
| JPH05289908A (ja) | プログラムトレーサ | |
| JPH0242545A (ja) | 記憶装置 |