JPS599910A - 薄膜半導体の製造方法 - Google Patents
薄膜半導体の製造方法Info
- Publication number
- JPS599910A JPS599910A JP57118774A JP11877482A JPS599910A JP S599910 A JPS599910 A JP S599910A JP 57118774 A JP57118774 A JP 57118774A JP 11877482 A JP11877482 A JP 11877482A JP S599910 A JPS599910 A JP S599910A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- thin film
- substrate
- gas
- vacuum chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はゲイ素薄膜とくに非晶質シリコンからなる＃膜
半導体の製造方法に関するものである。
半導体の製造方法に関するものである。
太陽電池等に用いられる半導体として非晶質シリコンが
注目されているが、従来の方法で作成されたものは多量
に水素を含んでいるため、耐熱性や強い光による耐久性
等に問題があり、最近では水素の代りにフッ素を含む非
晶質シリコンが、５ｔ−Ｆの結合エネルギーが５ｉ−Ｈ
のそれよりも大金く耐熱性にすぐれていること等の理由
で注目され始めている。
注目されているが、従来の方法で作成されたものは多量
に水素を含んでいるため、耐熱性や強い光による耐久性
等に問題があり、最近では水素の代りにフッ素を含む非
晶質シリコンが、５ｔ−Ｆの結合エネルギーが５ｉ−Ｈ
のそれよりも大金く耐熱性にすぐれていること等の理由
で注目され始めている。
このフッ素を含む非晶質シリコン薄膜の製造法として、
アルゴンガス雰囲気中でＳｉＦ、ガスをスノ曵ツタリン
グにより蒸着させたり、ＳｉＦ４ガスを高周波イオング
レーティングにより蒸着させたり、ＳｉＦ２ガスをグロ
ー放電により蒸着させたりする方法が提案されている。
アルゴンガス雰囲気中でＳｉＦ、ガスをスノ曵ツタリン
グにより蒸着させたり、ＳｉＦ４ガスを高周波イオング
レーティングにより蒸着させたり、ＳｉＦ２ガスをグロ
ー放電により蒸着させたりする方法が提案されている。
しかしながらこれらの方法で作られた薄膜は優れた耐熱
性を示すが、数トールから１０−” ）−ル程度の比較
的真空度の低い雰囲気中で蒸着がなされているため、不
純物の取り込みによる膜質の低下や、プラズマ制御の困
難性に起因する物質上のパラツキや不均一性が生じ、そ
のだめ、太陽電池材Ｎさして重要な特性の−りである光
導電率が十分なものが得られないという欠点があった。
性を示すが、数トールから１０−” ）−ル程度の比較
的真空度の低い雰囲気中で蒸着がなされているため、不
純物の取り込みによる膜質の低下や、プラズマ制御の困
難性に起因する物質上のパラツキや不均一性が生じ、そ
のだめ、太陽電池材Ｎさして重要な特性の−りである光
導電率が十分なものが得られないという欠点があった。
本発明は上記の如き従来法の欠点にかんがみ、耐熱性と
共に光導電性にもすぐれ、とくに太陽電池用半導体とし
て有用な非晶質シリコンからなる薄膜半導体１に製造す
ることの出来る方法を提供する仁とを目的としてなされ
たものでちり、その要旨は、ｉ ｏ−１’ トール以下
の高真空に排気された真空容器内に、５Ｘ１０−’トー
ルからＩＸ １ （１−５トールの範囲の分圧を有する
様ＫＳｉＦ４ガスを導入し、該導入ガスと、ケイ素を加
熱蒸発させることにより生成したケイ素単原子とに加速
電子を衝突させて！離若しくは解離させ、かくして生成
したガスイオン及びケイ素単原子イオンに電界効果によ
り高エネルギーを付与して基材上に射突させて非晶質シ
リコンからなる薄膜を形成することを特徴とする薄膜半
導体の製造方法に存する。
共に光導電性にもすぐれ、とくに太陽電池用半導体とし
て有用な非晶質シリコンからなる薄膜半導体１に製造す
ることの出来る方法を提供する仁とを目的としてなされ
たものでちり、その要旨は、ｉ ｏ−１’ トール以下
の高真空に排気された真空容器内に、５Ｘ１０−’トー
ルからＩＸ １ （１−５トールの範囲の分圧を有する
様ＫＳｉＦ４ガスを導入し、該導入ガスと、ケイ素を加
熱蒸発させることにより生成したケイ素単原子とに加速
電子を衝突させて！離若しくは解離させ、かくして生成
したガスイオン及びケイ素単原子イオンに電界効果によ
り高エネルギーを付与して基材上に射突させて非晶質シ
リコンからなる薄膜を形成することを特徴とする薄膜半
導体の製造方法に存する。
以下図面を参照しながら本発明薄膜半導体の製造方法に
ついて説明する。
ついて説明する。
第１図は本発明方法を実施するだめの装置の一例を示す
説明図であり、真空槽１内の真空室２は排気口３に連結
される排気系装置（油回転ポンプ、油拡散ポンプ等で構
成されているが、図示されていない）ＫよってＩ Ｘ
１０−７ トールまでの高真空に排気されることが可能
になされており、そして真空室２には電子ビーム蒸発源
４（電源回路等は図示されていない）、邪魔板５、ルー
プ状のガス導入管６、電子発生装置７、基材ホルダー８
、及びそれに取り付けられた基材９が設置されており、
更に真空槽ｌの外方には、装置を動作させるための電源
１０〜１２とその回路、ループ状ガス導入管６にパルプ
１４によって流量調節可能に接続されたＳＩＦ、ガスが
充填されたボンベ１３が設置されている。
説明図であり、真空槽１内の真空室２は排気口３に連結
される排気系装置（油回転ポンプ、油拡散ポンプ等で構
成されているが、図示されていない）ＫよってＩ Ｘ
１０−７ トールまでの高真空に排気されることが可能
になされており、そして真空室２には電子ビーム蒸発源
４（電源回路等は図示されていない）、邪魔板５、ルー
プ状のガス導入管６、電子発生装置７、基材ホルダー８
、及びそれに取り付けられた基材９が設置されており、
更に真空槽ｌの外方には、装置を動作させるための電源
１０〜１２とその回路、ループ状ガス導入管６にパルプ
１４によって流量調節可能に接続されたＳＩＦ、ガスが
充填されたボンベ１３が設置されている。
しかして、基材９としては例えばポリ塩化ビニル、ポリ
７ノ化ビニル、酢酸セルロース、ポリエチレンテレフタ
レート、ポリブチレンテレフタレート、ポリエチレン、
ポリプロピレン、ポリカーボネート、ポリイミド、ポリ
エーテルサル７オン、ボＩＪ 、＜ラパン酸等の高分子
材料、ガラス、磁器、陶器等のセラミック材料或いはア
ルミニウム、ステンレススチール等ｏ金属材料などのフ
ィルム状物又は薄板状物等が用いられてよく、又、本発
明方法にもとづいて薄膜半導体が設けられる該基材の用
途によって、該基材に予めなんらかの処理が施されてい
てもよい。
７ノ化ビニル、酢酸セルロース、ポリエチレンテレフタ
レート、ポリブチレンテレフタレート、ポリエチレン、
ポリプロピレン、ポリカーボネート、ポリイミド、ポリ
エーテルサル７オン、ボＩＪ 、＜ラパン酸等の高分子
材料、ガラス、磁器、陶器等のセラミック材料或いはア
ルミニウム、ステンレススチール等ｏ金属材料などのフ
ィルム状物又は薄板状物等が用いられてよく、又、本発
明方法にもとづいて薄膜半導体が設けられる該基材の用
途によって、該基材に予めなんらかの処理が施されてい
てもよい。
例えば該基材から光起電力素子を得ようとする場合には
、該素子の電極を金属材料の蒸着等によって予め設けて
おき、この）ＪＣ本発明方法によって薄膜半導体を形成
することが可能である。
、該素子の電極を金属材料の蒸着等によって予め設けて
おき、この）ＪＣ本発明方法によって薄膜半導体を形成
することが可能である。
次に第１図に示される装置を用いて薄膜半導体を製造す
るには、第１図に示す様に基材９を基材ホルダー８に収
付け、電子ビーム蒸発源４のルツボ４１にケイ素を供給
し、次いで排気口３から排気系装置によって排気を行な
って真空室によって排９Ｌを行なって真空室２をＩ Ｘ
１０−’トール好ましくけＩ Ｘ １０−７ トール
よりも高度の高真空となし、真空度が安定したところで
ループ状ガス導入管６よりパルプ１４を調節しながらＳ
ｉＦ４ガスを分圧が５ Ｘ ｌ Ｏ−’ ）−ルから
Ｉ Ｘ １０−’ ）−ルの範囲になる様に導入する。
るには、第１図に示す様に基材９を基材ホルダー８に収
付け、電子ビーム蒸発源４のルツボ４１にケイ素を供給
し、次いで排気口３から排気系装置によって排気を行な
って真空室によって排９Ｌを行なって真空室２をＩ Ｘ
１０−’トール好ましくけＩ Ｘ １０−７ トール
よりも高度の高真空となし、真空度が安定したところで
ループ状ガス導入管６よりパルプ１４を調節しながらＳ
ｉＦ４ガスを分圧が５ Ｘ ｌ Ｏ−’ ）−ルから
Ｉ Ｘ １０−’ ）−ルの範囲になる様に導入する。
次いで電子ビーム蒸発源４を動作させてルツボ４１内の
ケイ素を蒸気化させ、該ケイ素の原子状粒子と導入され
たＳｉＦ４ガスを電子発生装置７からの高速電子により
衝突電離若しくけ解離せしめてイオン化させる。
ケイ素を蒸気化させ、該ケイ素の原子状粒子と導入され
たＳｉＦ４ガスを電子発生装置７からの高速電子により
衝突電離若しくけ解離せしめてイオン化させる。
なお、電子発生装置７はフィラメント７１、メツシュ状
電極７２及びガート電極７３から構成されており、本実
施例では電源１１により＝４００ｖの直流電位を与えら
れたフィラメント７１１Ｃ１電源１０により３０Ａの交
流電流を通電し加熱せしめ熱電子を発生させると共にメ
ツシュ状電極７２を接地することにより上記熱電子を電
界加速させて高速電子を発生する様になされている。
電極７２及びガート電極７３から構成されており、本実
施例では電源１１により＝４００ｖの直流電位を与えら
れたフィラメント７１１Ｃ１電源１０により３０Ａの交
流電流を通電し加熱せしめ熱電子を発生させると共にメ
ツシュ状電極７２を接地することにより上記熱電子を電
界加速させて高速電子を発生する様になされている。
前記によりイオン化されたＳｉＦ４イオン及びケイ素の
単原子イオンに対し、基材ホルダー８に電源１２により
負の直流高電圧を印加することで高エネルギーを付与し
、基材９表面に入射せしめる。かくして基材９上に薄膜
半導体である非晶質シリコンからなる薄膜が形成される
のである。
単原子イオンに対し、基材ホルダー８に電源１２により
負の直流高電圧を印加することで高エネルギーを付与し
、基材９表面に入射せしめる。かくして基材９上に薄膜
半導体である非晶質シリコンからなる薄膜が形成される
のである。
しかして本発明における高エネルギーとしては、運動エ
ネルギーが常温に於て１０ｅＶから８ＫｅＶまでの範囲
のものが好適であり、この様な高エネルギーが付与され
たケイ素イオン及び５ＩＦ４４オンが基材９表面に入射
されることにより、半導体としての性能を有し、フッ素
を含有する非晶質のシリコン薄膜が形成されるのである
。
ネルギーが常温に於て１０ｅＶから８ＫｅＶまでの範囲
のものが好適であり、この様な高エネルギーが付与され
たケイ素イオン及び５ＩＦ４４オンが基材９表面に入射
されることにより、半導体としての性能を有し、フッ素
を含有する非晶質のシリコン薄膜が形成されるのである
。
又、本発明方法においてはケイ素を単独で加熱蒸発させ
ること以外に、該ケイ素にさらに他の物質を加えること
も可能であり、例えばケイ素中にホク素、アルミニウム
、ガリクム等の周期律表■族の元素を混入しておくとｐ
型半導体が、又、リン、ヒ素、アンチモン、ビスマス等
の周期律表■族の元素を混入しておくとｎ型半導体が夫
々得られる。
ること以外に、該ケイ素にさらに他の物質を加えること
も可能であり、例えばケイ素中にホク素、アルミニウム
、ガリクム等の周期律表■族の元素を混入しておくとｐ
型半導体が、又、リン、ヒ素、アンチモン、ビスマス等
の周期律表■族の元素を混入しておくとｎ型半導体が夫
々得られる。
本発明薄膜半導体の製造方法は上述の通りの方法であり
、とくに高真空条件下でケイ素蒸発粒子をイオン化し、
該イオン化粒子を電界加速して基材面に射突させて薄膜
を形成させる方法において、ＳｉＦ４ガスを存在せしめ
る方法であるから、生成する非晶質シリコン薄膜はフッ
素を含むために耐熱性にすぐれると共に、高真空条件下
ズの蒸着によって光導電率においてもすぐれたものとな
るのである。
、とくに高真空条件下でケイ素蒸発粒子をイオン化し、
該イオン化粒子を電界加速して基材面に射突させて薄膜
を形成させる方法において、ＳｉＦ４ガスを存在せしめ
る方法であるから、生成する非晶質シリコン薄膜はフッ
素を含むために耐熱性にすぐれると共に、高真空条件下
ズの蒸着によって光導電率においてもすぐれたものとな
るのである。
以下本発明を実施例にもとづいて説明する。
実施例１
第１図に示される装置を用い高純度ケイ素上塊（９９，
９９９９％以上）をルツボ４１に入れ、基材９としてガ
ラス板（米国コーニング社製７０５９ガラス）を用い、
該基材９を基材ホルダー８に取付け、基材９を３５０℃
に保って、下記の条件で基材９表面に厚さＬ５μｍの蒸
！＃層を形成させた。
９９９９％以上）をルツボ４１に入れ、基材９としてガ
ラス板（米国コーニング社製７０５９ガラス）を用い、
該基材９を基材ホルダー８に取付け、基材９を３５０℃
に保って、下記の条件で基材９表面に厚さＬ５μｍの蒸
！＃層を形成させた。
ＳｉＦ４ガス導入前の圧カニｚｘｉｏ−γトール。
ＳｉＦ４ガス分圧 ：５Ｘ１０−’トール。
電子発生袋９１７における熱電子加速条件：４００Ｖ
。
。
電子発生装置７におけるイオン化電流：３００ｍ！、。
基材ホルダー８に印加した付ン加速電圧： −Ｌｏｅ。
かくして得られたシリコン薄膜を電力線回折により解析
した結果、非晶質であることが確認された。そして、該
薄膜の特性を調べだ所、次表の通りであり、非常にすぐ
れた特性を示し、又、該薄膜を乾燥窒素中で６００℃に
３０分間保った後も特性の変化は見られず、耐熱性にす
ぐれたものであった。
した結果、非晶質であることが確認された。そして、該
薄膜の特性を調べだ所、次表の通りであり、非常にすぐ
れた特性を示し、又、該薄膜を乾燥窒素中で６００℃に
３０分間保った後も特性の変化は見られず、耐熱性にす
ぐれたものであった。
第 １ 表
【図面の簡単な説明】
第１図は本発明方法を実施するだめの装置の一例を示す
説明図である。 １・・・真空容器、２・・・真空室、３・・・排気口、
４・・・電子ビーム蒸発源、４１・−ルツボ、６・・・
ループ状ガス導入管、７・・・電子発生装置、８・・・
基材ホルダー、９・・−基材、１０．１１．１２−・・
電源、１３・・・ＳｉＦ４ガスボンベ、１４・・・パル
プ特許出願人 積水化学工業株式会社 代表者 藤 沼 基 利
説明図である。 １・・・真空容器、２・・・真空室、３・・・排気口、
４・・・電子ビーム蒸発源、４１・−ルツボ、６・・・
ループ状ガス導入管、７・・・電子発生装置、８・・・
基材ホルダー、９・・−基材、１０．１１．１２−・・
電源、１３・・・ＳｉＦ４ガスボンベ、１４・・・パル
プ特許出願人 積水化学工業株式会社 代表者 藤 沼 基 利
Claims (1)
- 【特許請求の範囲】 ＬＩＯ−５）−ル以下の高真空に排気された真空容器内
に、５ Ｘ １０−４ ）−ルからｉ ｘ ｉ ｏ−’
トールの範囲の分圧を有する様ＫＳｉＦ４ガスを導入し
、該導入ガスと、ケイ素を加熱蒸発させることにより生
成したケイ素単原子とに加速電子を衝突させて電離若し
くは解離させ、かくして生成したガスイオン及びケイ素
単原子イオンに電界効果により高エネルギーを付与して
基材上に射突させて非晶質シリコンからなる薄膜を形成
することを特徴上する薄膜半導体の製造方法。 λ ガスイオン及びケイ素単原子イオンに付与される高
エネルギーが１０ｅＶないし８ ＫｅＶの範囲でちる第
１項記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118774A JPS599910A (ja) | 1982-07-08 | 1982-07-08 | 薄膜半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118774A JPS599910A (ja) | 1982-07-08 | 1982-07-08 | 薄膜半導体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS599910A true JPS599910A (ja) | 1984-01-19 |
| JPS639743B2 JPS639743B2 (ja) | 1988-03-01 |
Family
ID=14744737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118774A Granted JPS599910A (ja) | 1982-07-08 | 1982-07-08 | 薄膜半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599910A (ja) |
-
1982
- 1982-07-08 JP JP57118774A patent/JPS599910A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS639743B2 (ja) | 1988-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514437A (en) | Apparatus for plasma assisted evaporation of thin films and corresponding method of deposition | |
| US4443488A (en) | Plasma ion deposition process | |
| US4416755A (en) | Apparatus and method for producing semiconducting films | |
| JPH0143449B2 (ja) | ||
| US4702965A (en) | Low vacuum silicon thin film solar cell and method of production | |
| EP0029747A1 (en) | An apparatus for vacuum deposition and a method for forming a thin film by the use thereof | |
| JP3128573B2 (ja) | 高純度薄膜の形成方法 | |
| JPS599910A (ja) | 薄膜半導体の製造方法 | |
| JPH079059B2 (ja) | 炭素薄膜の製造方法 | |
| JPH0131289B2 (ja) | ||
| CN119913470B (zh) | 一种用于提高硅晶片性能的中熵合金薄膜及其制备方法 | |
| JPS6158968B2 (ja) | ||
| JPS6157694B2 (ja) | ||
| JPS6146046B2 (ja) | ||
| JPS5863129A (ja) | 薄膜半導体の製造方法 | |
| JPH04285154A (ja) | 炭素薄膜の作成方法 | |
| JPH0113213B2 (ja) | ||
| JP3102540B2 (ja) | 低水素量非晶質シリコン半導体薄膜の形成方法 | |
| JPS6158967B2 (ja) | ||
| JPS5996718A (ja) | 薄膜半導体の製造方法 | |
| JPS61189625A (ja) | 堆積膜形成法 | |
| JPS5837247B2 (ja) | アモルフアスシリコンの製造方法 | |
| JPH04116155A (ja) | 薄膜の形成方法 | |
| JPH05195210A (ja) | 集積回路、その製造方法およびその薄膜形成装置 | |
| JPS5874518A (ja) | アモルフアスシリコンの製造方法 |