JPS639743B2 - - Google Patents
Info
- Publication number
- JPS639743B2 JPS639743B2 JP57118774A JP11877482A JPS639743B2 JP S639743 B2 JPS639743 B2 JP S639743B2 JP 57118774 A JP57118774 A JP 57118774A JP 11877482 A JP11877482 A JP 11877482A JP S639743 B2 JPS639743 B2 JP S639743B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- gas
- thin film
- torr
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
Description
本発明はケイ素薄膜とくに非晶質シリコンから
なる薄膜半導体の製造方法に関するものである。
太陽電池等に用いられる半導体として非晶質シリ
コンが注目されているが、従来の方法で作成され
たものは多量に水素を含んでいるため、耐熱性や
強い光による耐久性等に問題があり、最近では水
素の代りにフツ素を含む非晶質シリコンが、Si−
Ｆの結合エネルギーがSi−Ｈのそれよりも大きく
耐熱性にすぐれていること等の理由で注目され始
めている。 このフツ素を含む非晶質シリコン薄膜の製造法
として、アルゴンガス雰囲気中でSiF4ガスをスパ
ツタリングにより蒸着させたり、SiF4ガスを高周
波イオンプレーテイングにより蒸着させたり、
SiF2ガスをグロー放電により蒸着させたりする方
法が提案されている。しかしながらこれらの方法
で作られた薄膜は優れた耐熱性を示すが、数トー
ルから10-2トール程度の比較的真空度の低い雰囲
気中で蒸着がなされているため、不純物の取り込
みによる膜質の低下や、プラズマ制御の困難性に
起因する物質上のバラツキや不均一性が生じ、そ
のため、太陽電池材料として重要な特性の一つで
ある光導電率が十分なものが得られるという欠点
があつた。 本発明は上記の如き従来法の欠点にかんがみ、
耐熱性と共に光導電性にもすぐれ、とくに太陽電
池用半導体として有用な非晶質シリコンからなる
薄膜半導体を製造することの出来る方法を提供す
ることを目的としてなされたものであり、その要
旨は、10-5トール以下の高真空に排気された真空
容器内に、５×10-4トールから１×10-5トールの
範囲の分圧を有する様にSiF4ガスを導入し、該導
入ガスと、ケイ素を加熱蒸発させることにより生
成したケイ素原子とに加速電子を衝突させて電離
若しくは解離させ、かくして生成したガスイオン
及びケイ素単原子イオンに電界効果により高エネ
ルギーを付与して基材上に射突させて非晶質シリ
コンからなる薄膜を形成することを特徴とする薄
膜半導体の製造方法に存する。 以下図面を参照しながら本発明薄膜半導体の製
造方法について説明する。 第１図は本発明方法を実施するための装置の一
例を示す説明図であり、真空槽１内の真空室２は
排気口３に連結される排気系装置（油回転ポン
プ、油拡散ポンプ等で構成されているが、図示さ
れていない）によつて１×10-7トールまでの高真
空に排気されることが可能になされており、そし
て真空室２には電子ビーム蒸発源４（電源回路等
は図示されていない）、邪魔板５、ループ状のガ
ス導入管６、電子発生装置７、基材ホルダー８、
及びそれに取り付けられた基材９が設置されてお
り、更に真空槽１の外方には、装置を動作させる
ための電源１０〜１２とその回路、ループ状ガス
導入管６にバルブ１４によつて流量調節可能に接
続されたSiF4ガスが充填されたボンベ１３が設置
されている。 しかして、基材９としては例えばポリ塩化ビニ
ル、ポリフツ化ビニル、酢酸セルロース、ポリエ
チレンテレフタレート、ポリブチレンテレフタレ
ート、ポリエチレン、ポリプロピレン、ポリカー
ボネート、ポリイミド、ポリエーテルサルフオ
ン、ポリバラバン酸等の高分子材料、ガラス、磁
器、陶器等のセラミツク材料或いはアルミニウ
ム、ステンレススチール等の金属材料などのフイ
ルム状物又は薄板状物等が用いられてよく、又、
本発明方法にもとづいて薄膜半導体が設けられる
該基材の用途によつて、該基材に予めなんらかの
処理が施されていてもよい。例えば該基材から光
起電力素子を得ようとする場合には、該素子の電
極を金属材料の蒸着等によつて予め設けておき、
この上に本発明方法によつて薄膜半導体を形成す
ることが可能である。 次に第１図に示される装置を用いて薄膜半導体
を製造するには、第１図に示す様に基材９を基材
ホルダー８に取付け、電子ビーム蒸発源４のルツ
ボ４１にケイ素を供給し、次いで排気口３から排
気系装置によつて排気を行なつて真空室によつて
排気を行なつて真空室２を１×10-5トール好まし
くは１×10-7トールよりも高度の高真空となし、
真空度が安定したところでループ状ガス導入管６
よりバルブ１４を調節しながらSiF4ガスを分圧が
５×10-4トールから１×10-5トールの範囲になる
様に導入する。次いで電子ビーム蒸発源４を動作
させてルツボ４１内のケイ素を蒸気化させ、該ケ
イ素の原子状粒子と導入されたSiF4ガスを電子発
生装置７からの高速電子により衝突電離若しくは
解離せしめてイオン化させる。 なお、電子発生装置７はフイラメント７１、メ
ツシユ状電極７２及びガード電極７３から構成さ
れており、本実施例では電源１１により一400V
の直流電位を与えられたフイラメント７１に、電
源１０により30Aの交流電流を通電し加熱せしめ
熱電子を発生させると共にメツシユ状電極７２を
接地することにより上記熱電子を電界加速させて
高速電子を発生する様になされている。 前記によりイオン化されたSiF4イオン及びケイ
素の単原子イオンに対し、基材ホルダー８に電源
１２により負の直流高電圧を印加することで高エ
ネルギーを付与し、基材９表面に入射せしめる。
かくして基材９上に薄膜半導体である非晶質シリ
コンからなる薄膜が形成されるのである。 しかして本発明における高エネルギーとして
は、運動エネルギーが常温に於て10eVから8KeV
までの範囲のものが好適であり、この様な高エネ
ルギーが付与されたケイ素イオン及びSiF4イオン
が基材９表面に入射されることにより、半導体と
しての性能を有し、フツ素を含有する非晶質のシ
リコン薄膜が形成されるのである。 又、本発明方法においてはケイ素を単独で加熱
蒸発させること以外に、該ケイ素にさらに他の物
質を加えることも可能であり、例えばケイ素中に
ホウ素、アルミニウム、ガリウム等の周期律表
族の元素を混入しておくとｐ型半導体が、又、リ
ン、ヒ素、アンチモン、ビスマス等の周期律表
族の元素を混入しておくとｎ型半導体が夫々得ら
れる。 本発明薄膜半導体の製造方法は上述の通りの方
法であり、とくに高真空条件下でケイ素蒸発粒子
をイオン化し、該イオン化粒子を電界加速して基
材面に射突させて薄膜を形成させる方法におい
て、SiF4ガスを存在せしめる方法であるから、生
成する非晶質シリコン薄膜はフツ素を含むために
耐熱性にすぐれると共に、高真空条件下での蒸着
によつて光導電率においてもすぐれたものとなる
のである。 以下本発明を実施例にもとづいて説明する。 実施例 １ 第１図に示される装置を用い高純度ケイ素上塊
（99.9999％以上）をルツボ４１に入れ、基材９と
してガラス板（米国コーニング社製7059ガラス）
を用い、該基材９を基材ホルダー８に取付け、基
材９を350℃に保つて、下記の条件で基材９表面
に厚さ1.5μｍの蒸着層を形成させた。 SiF4ガス導入前の圧力：１×10-7トール、 SiF4ガス分圧：５×10-5トール、 電子発生装置７における熱電子加速条件：400V、 電子発生装置７におけるイオン化電流：300ｍＡ、 基材ホルダー８に印加したイオン加速電圧：−
1.0K.W.、 かくして得られたシリコン薄膜を電力線回折に
より解折した結果、非晶質であることが確認され
た。そして、該薄膜の特性を調べた所、次表の通
りであり、非常にすぐれた特性を示し、又、該薄
膜を乾燥窒素中で600℃に30分間保つた後も特性
の変化は見られず、耐熱性にすぐれたものであつ
た。
なる薄膜半導体の製造方法に関するものである。
太陽電池等に用いられる半導体として非晶質シリ
コンが注目されているが、従来の方法で作成され
たものは多量に水素を含んでいるため、耐熱性や
強い光による耐久性等に問題があり、最近では水
素の代りにフツ素を含む非晶質シリコンが、Si−
Ｆの結合エネルギーがSi−Ｈのそれよりも大きく
耐熱性にすぐれていること等の理由で注目され始
めている。 このフツ素を含む非晶質シリコン薄膜の製造法
として、アルゴンガス雰囲気中でSiF4ガスをスパ
ツタリングにより蒸着させたり、SiF4ガスを高周
波イオンプレーテイングにより蒸着させたり、
SiF2ガスをグロー放電により蒸着させたりする方
法が提案されている。しかしながらこれらの方法
で作られた薄膜は優れた耐熱性を示すが、数トー
ルから10-2トール程度の比較的真空度の低い雰囲
気中で蒸着がなされているため、不純物の取り込
みによる膜質の低下や、プラズマ制御の困難性に
起因する物質上のバラツキや不均一性が生じ、そ
のため、太陽電池材料として重要な特性の一つで
ある光導電率が十分なものが得られるという欠点
があつた。 本発明は上記の如き従来法の欠点にかんがみ、
耐熱性と共に光導電性にもすぐれ、とくに太陽電
池用半導体として有用な非晶質シリコンからなる
薄膜半導体を製造することの出来る方法を提供す
ることを目的としてなされたものであり、その要
旨は、10-5トール以下の高真空に排気された真空
容器内に、５×10-4トールから１×10-5トールの
範囲の分圧を有する様にSiF4ガスを導入し、該導
入ガスと、ケイ素を加熱蒸発させることにより生
成したケイ素原子とに加速電子を衝突させて電離
若しくは解離させ、かくして生成したガスイオン
及びケイ素単原子イオンに電界効果により高エネ
ルギーを付与して基材上に射突させて非晶質シリ
コンからなる薄膜を形成することを特徴とする薄
膜半導体の製造方法に存する。 以下図面を参照しながら本発明薄膜半導体の製
造方法について説明する。 第１図は本発明方法を実施するための装置の一
例を示す説明図であり、真空槽１内の真空室２は
排気口３に連結される排気系装置（油回転ポン
プ、油拡散ポンプ等で構成されているが、図示さ
れていない）によつて１×10-7トールまでの高真
空に排気されることが可能になされており、そし
て真空室２には電子ビーム蒸発源４（電源回路等
は図示されていない）、邪魔板５、ループ状のガ
ス導入管６、電子発生装置７、基材ホルダー８、
及びそれに取り付けられた基材９が設置されてお
り、更に真空槽１の外方には、装置を動作させる
ための電源１０〜１２とその回路、ループ状ガス
導入管６にバルブ１４によつて流量調節可能に接
続されたSiF4ガスが充填されたボンベ１３が設置
されている。 しかして、基材９としては例えばポリ塩化ビニ
ル、ポリフツ化ビニル、酢酸セルロース、ポリエ
チレンテレフタレート、ポリブチレンテレフタレ
ート、ポリエチレン、ポリプロピレン、ポリカー
ボネート、ポリイミド、ポリエーテルサルフオ
ン、ポリバラバン酸等の高分子材料、ガラス、磁
器、陶器等のセラミツク材料或いはアルミニウ
ム、ステンレススチール等の金属材料などのフイ
ルム状物又は薄板状物等が用いられてよく、又、
本発明方法にもとづいて薄膜半導体が設けられる
該基材の用途によつて、該基材に予めなんらかの
処理が施されていてもよい。例えば該基材から光
起電力素子を得ようとする場合には、該素子の電
極を金属材料の蒸着等によつて予め設けておき、
この上に本発明方法によつて薄膜半導体を形成す
ることが可能である。 次に第１図に示される装置を用いて薄膜半導体
を製造するには、第１図に示す様に基材９を基材
ホルダー８に取付け、電子ビーム蒸発源４のルツ
ボ４１にケイ素を供給し、次いで排気口３から排
気系装置によつて排気を行なつて真空室によつて
排気を行なつて真空室２を１×10-5トール好まし
くは１×10-7トールよりも高度の高真空となし、
真空度が安定したところでループ状ガス導入管６
よりバルブ１４を調節しながらSiF4ガスを分圧が
５×10-4トールから１×10-5トールの範囲になる
様に導入する。次いで電子ビーム蒸発源４を動作
させてルツボ４１内のケイ素を蒸気化させ、該ケ
イ素の原子状粒子と導入されたSiF4ガスを電子発
生装置７からの高速電子により衝突電離若しくは
解離せしめてイオン化させる。 なお、電子発生装置７はフイラメント７１、メ
ツシユ状電極７２及びガード電極７３から構成さ
れており、本実施例では電源１１により一400V
の直流電位を与えられたフイラメント７１に、電
源１０により30Aの交流電流を通電し加熱せしめ
熱電子を発生させると共にメツシユ状電極７２を
接地することにより上記熱電子を電界加速させて
高速電子を発生する様になされている。 前記によりイオン化されたSiF4イオン及びケイ
素の単原子イオンに対し、基材ホルダー８に電源
１２により負の直流高電圧を印加することで高エ
ネルギーを付与し、基材９表面に入射せしめる。
かくして基材９上に薄膜半導体である非晶質シリ
コンからなる薄膜が形成されるのである。 しかして本発明における高エネルギーとして
は、運動エネルギーが常温に於て10eVから8KeV
までの範囲のものが好適であり、この様な高エネ
ルギーが付与されたケイ素イオン及びSiF4イオン
が基材９表面に入射されることにより、半導体と
しての性能を有し、フツ素を含有する非晶質のシ
リコン薄膜が形成されるのである。 又、本発明方法においてはケイ素を単独で加熱
蒸発させること以外に、該ケイ素にさらに他の物
質を加えることも可能であり、例えばケイ素中に
ホウ素、アルミニウム、ガリウム等の周期律表
族の元素を混入しておくとｐ型半導体が、又、リ
ン、ヒ素、アンチモン、ビスマス等の周期律表
族の元素を混入しておくとｎ型半導体が夫々得ら
れる。 本発明薄膜半導体の製造方法は上述の通りの方
法であり、とくに高真空条件下でケイ素蒸発粒子
をイオン化し、該イオン化粒子を電界加速して基
材面に射突させて薄膜を形成させる方法におい
て、SiF4ガスを存在せしめる方法であるから、生
成する非晶質シリコン薄膜はフツ素を含むために
耐熱性にすぐれると共に、高真空条件下での蒸着
によつて光導電率においてもすぐれたものとなる
のである。 以下本発明を実施例にもとづいて説明する。 実施例 １ 第１図に示される装置を用い高純度ケイ素上塊
（99.9999％以上）をルツボ４１に入れ、基材９と
してガラス板（米国コーニング社製7059ガラス）
を用い、該基材９を基材ホルダー８に取付け、基
材９を350℃に保つて、下記の条件で基材９表面
に厚さ1.5μｍの蒸着層を形成させた。 SiF4ガス導入前の圧力：１×10-7トール、 SiF4ガス分圧：５×10-5トール、 電子発生装置７における熱電子加速条件：400V、 電子発生装置７におけるイオン化電流：300ｍＡ、 基材ホルダー８に印加したイオン加速電圧：−
1.0K.W.、 かくして得られたシリコン薄膜を電力線回折に
より解折した結果、非晶質であることが確認され
た。そして、該薄膜の特性を調べた所、次表の通
りであり、非常にすぐれた特性を示し、又、該薄
膜を乾燥窒素中で600℃に30分間保つた後も特性
の変化は見られず、耐熱性にすぐれたものであつ
た。
【表】
第１図は本発明方法を実施するための装置の一
例を示す説明図である。 １……真空容器、２……真空室、３……排気
口、４……電子ビーム蒸発源、４１……ルツボ、
６……ループ状ガス導入管、７……電子発生装
置、８……基材ホルダー、９……基材、１０，１
１，１２……電源、１３……SiF4ガスボンベ、１
４……バルブ。
例を示す説明図である。 １……真空容器、２……真空室、３……排気
口、４……電子ビーム蒸発源、４１……ルツボ、
６……ループ状ガス導入管、７……電子発生装
置、８……基材ホルダー、９……基材、１０，１
１，１２……電源、１３……SiF4ガスボンベ、１
４……バルブ。
Claims (1)
- 【特許請求の範囲】 １ 10-5トール以下の高真空に排気された真空容
器内に、５×10-4トールから１×10-5トールの範
囲の分圧を有する様にSiF4ガスを導入し、該導入
ガスと、ケイ素を加熱蒸発させることにより生成
したケイ素単原子とに加速電子を衝突させて電離
若しくは解離させ、かくして生成したガスイオン
及びケイ素単原子イオンに電界効果により高エネ
ルギーを付与して基材上に射突させて非晶質シリ
コンからなる薄膜を形成することを特徴とする薄
膜半導体の製造方法。 ２ ガスイオン及びケイ素単原子イオンに付与さ
れる高エネルギーが10eVないし8KeVの範囲であ
る第１項記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118774A JPS599910A (ja) | 1982-07-08 | 1982-07-08 | 薄膜半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118774A JPS599910A (ja) | 1982-07-08 | 1982-07-08 | 薄膜半導体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS599910A JPS599910A (ja) | 1984-01-19 |
| JPS639743B2 true JPS639743B2 (ja) | 1988-03-01 |
Family
ID=14744737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118774A Granted JPS599910A (ja) | 1982-07-08 | 1982-07-08 | 薄膜半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599910A (ja) |
-
1982
- 1982-07-08 JP JP57118774A patent/JPS599910A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS599910A (ja) | 1984-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4120700A (en) | Method of producing p-n junction type elements by ionized cluster beam deposition and ion-implantation | |
| JPH0143449B2 (ja) | ||
| JPH11504751A (ja) | 窒化ホウ素冷陰極 | |
| US5952061A (en) | Fabrication and method of producing silicon films | |
| EP0029747A1 (en) | An apparatus for vacuum deposition and a method for forming a thin film by the use thereof | |
| JP3503787B2 (ja) | 薄膜の形成方法 | |
| JPS639743B2 (ja) | ||
| JP3007579B2 (ja) | シリコン薄膜の製造方法 | |
| JPH0131289B2 (ja) | ||
| JPH0113213B2 (ja) | ||
| JP3102540B2 (ja) | 低水素量非晶質シリコン半導体薄膜の形成方法 | |
| JPH06291063A (ja) | 表面処理装置 | |
| JPH04285154A (ja) | 炭素薄膜の作成方法 | |
| JPS6157694B2 (ja) | ||
| JPS6158968B2 (ja) | ||
| JP2001332497A (ja) | シリコン膜の製造方法およびそれにより得られるシリコン膜 | |
| JPS6157695B2 (ja) | ||
| JPS6146046B2 (ja) | ||
| JP3174313B2 (ja) | 薄膜形成装置 | |
| JPS6158967B2 (ja) | ||
| JP2971541B2 (ja) | 薄膜形成装置 | |
| JPH05195210A (ja) | 集積回路、その製造方法およびその薄膜形成装置 | |
| JPS5996718A (ja) | 薄膜半導体の製造方法 | |
| JPS5837247B2 (ja) | アモルフアスシリコンの製造方法 | |
| JP2000058460A (ja) | シリコン薄膜製造方法 |