JPH03127171A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPH03127171A JPH03127171A JP26573789A JP26573789A JPH03127171A JP H03127171 A JPH03127171 A JP H03127171A JP 26573789 A JP26573789 A JP 26573789A JP 26573789 A JP26573789 A JP 26573789A JP H03127171 A JPH03127171 A JP H03127171A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector length
- vector
- stack
- holding means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はベクトル処理装置に関し、特にベクトル処理装
置におけるベクトル長更新命令の制御に関する。
置におけるベクトル長更新命令の制御に関する。
従来技術
一般的に、ベクトル演算においては複数の要素がパイプ
ライン処理で演算されており、命令実行に際してはその
演算が使用する要素数を指定する必要がある。
ライン処理で演算されており、命令実行に際してはその
演算が使用する要素数を指定する必要がある。
また、ベクトル演算はその演算が使用する要素数（ベク
トル長）により実行時間が変化し、リソース状態も変わ
るため、命令実行指示の間隔も一定しない。
トル長）により実行時間が変化し、リソース状態も変わ
るため、命令実行指示の間隔も一定しない。
そのため、ベクトル命令に続く演算実行部を使用しない
命令（たとえばスカラ命令）も先行するベクトル命令の
発行状況によりその発行が左右されるが、ベクトル命令
が実行可能となるまで該ベクトル命令をスタックする命
令スタックを設け、スカラ命令などを早く実行するとい
う方法が一般的にとられている。
命令（たとえばスカラ命令）も先行するベクトル命令の
発行状況によりその発行が左右されるが、ベクトル命令
が実行可能となるまで該ベクトル命令をスタックする命
令スタックを設け、スカラ命令などを早く実行するとい
う方法が一般的にとられている。
第４図は従来のベクトル処理装置の構成を示すブロック
図であり、第５図は従来のベクトル処理装置の動作を示
すタイミングチャートである。これらの図を用いて従来
のベクトル処理装置の動作について以下説明する。
図であり、第５図は従来のベクトル処理装置の動作を示
すタイミングチャートである。これらの図を用いて従来
のベクトル処理装置の動作について以下説明する。
このベクトル処理装置において、第２図に示す命令列、
すなわち、Ｌ Ｖ Ｌ （１ｏａｄ ｖｅｃｔｏｒ Ｉ
ｅｎｇｔｔ命令■ Ｖ Ｌ ＝ １２８ 、 Ｖ Ａ
Ｄ Ｄ （ｖｅｃｔｏｒ ａｄｄｅｒ）命令■ Ｖ２
−ＶＯ＋ＶＩ ＶＭＰＹ （ｖｅｃＬｏｒ ｍｕｌｔ
ｌｐｌｙｅｒ ）命令■ Ｖ４ ←Ｖ２ ＊Ｖ３ 、Ｖ
ＳＴ（ｖｅｃｔｏｒ ５ｔｏｒｅ）命令■ Ｍ−Ｖ４．
ＬＶＬ命令■ ＶＬ −２５６、ＶＡＤＤ命令■ Ｖ２
←ＶＯ＋Ｖｌ 、ＶＭＰＹ命令■ Ｖ４−Ｖ２ ＊Ｖ
３ 、 ＶＳＴ命令命令基−Ｖ４．ＬＶＬ命令命令路
Ｌ−２５６・・・・・・・・・という命令列が実行され
る場合、まず命令実行指示制御部３の命令レジスタ３１
にベクトル長更新命令であるＬＶＬ命令命令路納される
と、命令レジスタ３１の内容と更新するベクトル長デー
タとが命令スタック３２に格納される。
すなわち、Ｌ Ｖ Ｌ （１ｏａｄ ｖｅｃｔｏｒ Ｉ
ｅｎｇｔｔ命令■ Ｖ Ｌ ＝ １２８ 、 Ｖ Ａ
Ｄ Ｄ （ｖｅｃｔｏｒ ａｄｄｅｒ）命令■ Ｖ２
−ＶＯ＋ＶＩ ＶＭＰＹ （ｖｅｃＬｏｒ ｍｕｌｔ
ｌｐｌｙｅｒ ）命令■ Ｖ４ ←Ｖ２ ＊Ｖ３ 、Ｖ
ＳＴ（ｖｅｃｔｏｒ ５ｔｏｒｅ）命令■ Ｍ−Ｖ４．
ＬＶＬ命令■ ＶＬ −２５６、ＶＡＤＤ命令■ Ｖ２
←ＶＯ＋Ｖｌ 、ＶＭＰＹ命令■ Ｖ４−Ｖ２ ＊Ｖ
３ 、 ＶＳＴ命令命令基−Ｖ４．ＬＶＬ命令命令路
Ｌ−２５６・・・・・・・・・という命令列が実行され
る場合、まず命令実行指示制御部３の命令レジスタ３１
にベクトル長更新命令であるＬＶＬ命令命令路納される
と、命令レジスタ３１の内容と更新するベクトル長デー
タとが命令スタック３２に格納される。
ここで、■１．はベクトル長データを示し、ＶＱ〜ｖ４
はベクトルデータを示し、Ｍはメモリを示す。
はベクトルデータを示し、Ｍはメモリを示す。
続いて、命令レジスタ３１に順次ＶＡＤＤ命令■、ＶＭ
ＰＹ命令■、ＶＳＴ命令■、ＬＶＬ命令■、ＶＡＤＤ命
令■、ＶＭＰＹ命令■、ＶＳＴ命令命令基ＶＬ命令命令
路納されていくと、ベクトル長使用命令であるＶＡＤＤ
命令■、ＶＭＰＹ命令■、ＶＳＴ命令■、ＶＡＤＤ命令
■、ＶＭＰＹ命令■、ＶＳＴ命令命令基合には命令レジ
スタ３１の内容が命令スタック３２に格納され、ベクト
ル長更新命令であるＬＶＬ命令■、ＬＶＬ命令命令路合
にはＬＶＬ命令命令路合と同様に命令レジスタ３１の内
容と更新するベクトル長データとが命令スタック３２に
格納される。
ＰＹ命令■、ＶＳＴ命令■、ＬＶＬ命令■、ＶＡＤＤ命
令■、ＶＭＰＹ命令■、ＶＳＴ命令命令基ＶＬ命令命令
路納されていくと、ベクトル長使用命令であるＶＡＤＤ
命令■、ＶＭＰＹ命令■、ＶＳＴ命令■、ＶＡＤＤ命令
■、ＶＭＰＹ命令■、ＶＳＴ命令命令基合には命令レジ
スタ３１の内容が命令スタック３２に格納され、ベクト
ル長更新命令であるＬＶＬ命令■、ＬＶＬ命令命令路合
にはＬＶＬ命令命令路合と同様に命令レジスタ３１の内
容と更新するベクトル長データとが命令スタック３２に
格納される。
この後に、解読器／リソースチエツク回路３３および解
読器３５で命令スタック３２の先頭命令がＳ読されて演
算実行部４に出力されるとともに、その命令がＬＶＬで
あれば命令スタック３２から先頭のベクトル長データが
読出されてベクトル長通知レジスタ３４にセットされ、
演算実行部４に通知される。
読器３５で命令スタック３２の先頭命令がＳ読されて演
算実行部４に出力されるとともに、その命令がＬＶＬで
あれば命令スタック３２から先頭のベクトル長データが
読出されてベクトル長通知レジスタ３４にセットされ、
演算実行部４に通知される。
ここで、ベクトル長通知レジスタ３４にセットされたベ
クトル長データは次のＬＶＬ命令■、ＬＶＬ命令命令路
り更新されるまでその内容が保持される（第４図参照）
。
クトル長データは次のＬＶＬ命令■、ＬＶＬ命令命令路
り更新されるまでその内容が保持される（第４図参照）
。
命令スタック３２の先頭命令がベクトル命令であれば、
解読器／リソースチエツク回路３３により演算実行部４
のリソース状態がチエツクされ、演算実行部４に命令の
実行指示が発行されるように制御されていた。
解読器／リソースチエツク回路３３により演算実行部４
のリソース状態がチエツクされ、演算実行部４に命令の
実行指示が発行されるように制御されていた。
このような従来のベクトル処理装置では、ベクトル長（
要素数）の指定（ＬＶＬ命令命令路、■の実行）を一つ
のベクトル命令として命令スタック３２に格納し、この
ＬＶＬ命令命令路、■が命令スタック３２から読出され
たときにベクトル長データをベクトル通知レジスタ３４
にセットして演算実行部４に通知することにより、ベク
トル命令が使用するベクトル長データ（要素数）を保証
していたので、ＬｖＬ命令■、■、■が実行される度に
その実行時間が全体の実行０間の一部として加算され、
全体の実行時間が長くなってしまうという欠点がある。
要素数）の指定（ＬＶＬ命令命令路、■の実行）を一つ
のベクトル命令として命令スタック３２に格納し、この
ＬＶＬ命令命令路、■が命令スタック３２から読出され
たときにベクトル長データをベクトル通知レジスタ３４
にセットして演算実行部４に通知することにより、ベク
トル命令が使用するベクトル長データ（要素数）を保証
していたので、ＬｖＬ命令■、■、■が実行される度に
その実行時間が全体の実行０間の一部として加算され、
全体の実行時間が長くなってしまうという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、全体の実行０間を短縮することができる
ベクトル処理装置の提供を目的とする。
されたもので、全体の実行０間を短縮することができる
ベクトル処理装置の提供を目的とする。
発明の構成
本発明によるベクトル処理装置は、実行すべき命令およ
びベクトル長を格納する命令スタックを含むベクトル処
理装置であって、実行すべき命令を保持する命令保持手
段と、ベクトル長更新命令によって更新されたベクトル
長データを保持するベクトル長保持手段と、前記命令保
持手段に保持された命令の内容が前記ベクトル長更新命
令のとき、前記ベクトル長更新命令の前記命令スタック
への格納を抑止し、前記命令保持手段に保持された前記
命令の内容が前記ベクトル長保持手段に保持された前記
ベクトル長データを使用する命令のとき、前記命令保持
手段に保持された命令と前記ベクトル長保持手段に保持
された前記ベクトル長とを対応させて前記命令スタック
に格納するよう制御する制御手段とを有することを特徴
とする。
びベクトル長を格納する命令スタックを含むベクトル処
理装置であって、実行すべき命令を保持する命令保持手
段と、ベクトル長更新命令によって更新されたベクトル
長データを保持するベクトル長保持手段と、前記命令保
持手段に保持された命令の内容が前記ベクトル長更新命
令のとき、前記ベクトル長更新命令の前記命令スタック
への格納を抑止し、前記命令保持手段に保持された前記
命令の内容が前記ベクトル長保持手段に保持された前記
ベクトル長データを使用する命令のとき、前記命令保持
手段に保持された命令と前記ベクトル長保持手段に保持
された前記ベクトル長とを対応させて前記命令スタック
に格納するよう制御する制御手段とを有することを特徴
とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、命令実行指示制御部１の命令レジスタ
１１には実行すべき命令が保持され、ベクトル長レジス
タ１２には命令レジスタ■１に保持された命令によって
更新されるベクトル長データが保持される。
る。図において、命令実行指示制御部１の命令レジスタ
１１には実行すべき命令が保持され、ベクトル長レジス
タ１２には命令レジスタ■１に保持された命令によって
更新されるベクトル長データが保持される。
角’４読器１３は命令レジスタ１１に保持された内容を
解読し、その内容がベクトル長更新命令であれば、ベク
トル長レジスタ１２にベクトル長データの保持を指示し
、その内容がベクトル長使用命令であれば、命令レジス
タ１１の内容とベクトル長レジスタ１２の内容とを命令
スタフ１４に格納するよう制御する。
解読し、その内容がベクトル長更新命令であれば、ベク
トル長レジスタ１２にベクトル長データの保持を指示し
、その内容がベクトル長使用命令であれば、命令レジス
タ１１の内容とベクトル長レジスタ１２の内容とを命令
スタフ１４に格納するよう制御する。
解読器／リソースチエツク回路（以下チエツク回路とす
る）１５は命令スタック１４の先頭命令を読出して解読
するとともに、演算実行部２のリソース状態をチエツク
し、命令実行指示の発行が可能であれば、演算実行部２
に対して命令実行指示を送出する。
る）１５は命令スタック１４の先頭命令を読出して解読
するとともに、演算実行部２のリソース状態をチエツク
し、命令実行指示の発行が可能であれば、演算実行部２
に対して命令実行指示を送出する。
ベクトル長通知レジスタ１６はチエツク回路１５が命令
スタック１４から命令を読出すとき、同時に命令スタッ
ク１４から先頭のベクトル長データを読出して保持し、
チエツク回路１５が演算実行部２に対して命令実行指示
を発行するときに保持しているベクトル長データを演算
実行部２に通知する。
スタック１４から命令を読出すとき、同時に命令スタッ
ク１４から先頭のベクトル長データを読出して保持し、
チエツク回路１５が演算実行部２に対して命令実行指示
を発行するときに保持しているベクトル長データを演算
実行部２に通知する。
第２図は本発明の一実施例において実行される命令列の
一例を示す図であり、第３図は本発明の一実施例の動作
を示すタイミングチャートである。
一例を示す図であり、第３図は本発明の一実施例の動作
を示すタイミングチャートである。
これら第１図〜第３図を用いて本発明の一実施例の動作
について説明する。
について説明する。
このベクトル処理装置において、第２図に示す命令列、
すなわち、Ｌ Ｖ Ｌ （１ｏａｄ ｖｅｃｔｏｒ ｌ
ｅｎｇｔｈ）命令■ Ｖ Ｌ −１２８、Ｖ Ａ Ｄ
Ｄ （ｖｅｃｔｏｒ ａｄｄｅｒ）命令■ Ｖ２ ←Ｖ
Ｏ＋Ｖｌ 、 ＶＭＰＹ （ｖｅｃｔｏｒ ｍｕｌｔｌ
ｐｌｙｅｒ ）命令■ Ｖ４ ←Ｖ２ ＊Ｖ３ 、ＶＳ
Ｔ（ｖｅｃｔｏｒ ５ｔｏｒｅ）命令■ Ｍ ←Ｖ４．
ＬＶＬ命令■ ＶＬ −２５６、ＶＡＤＤ命令■ Ｖ２
−ＶＯ＋Ｖｌ 、ＶＭＰＹ命令■ Ｖ４ ←Ｖ２ ＊Ｖ
３ 、 ＶＳＴ命令■ Ｍ ４−Ｖ４．ＬＶＬ命令■
ＶＬ −２５８。
すなわち、Ｌ Ｖ Ｌ （１ｏａｄ ｖｅｃｔｏｒ ｌ
ｅｎｇｔｈ）命令■ Ｖ Ｌ −１２８、Ｖ Ａ Ｄ
Ｄ （ｖｅｃｔｏｒ ａｄｄｅｒ）命令■ Ｖ２ ←Ｖ
Ｏ＋Ｖｌ 、 ＶＭＰＹ （ｖｅｃｔｏｒ ｍｕｌｔｌ
ｐｌｙｅｒ ）命令■ Ｖ４ ←Ｖ２ ＊Ｖ３ 、ＶＳ
Ｔ（ｖｅｃｔｏｒ ５ｔｏｒｅ）命令■ Ｍ ←Ｖ４．
ＬＶＬ命令■ ＶＬ −２５６、ＶＡＤＤ命令■ Ｖ２
−ＶＯ＋Ｖｌ 、ＶＭＰＹ命令■ Ｖ４ ←Ｖ２ ＊Ｖ
３ 、 ＶＳＴ命令■ Ｍ ４−Ｖ４．ＬＶＬ命令■
ＶＬ −２５８。
・・・・・・・・・という命令列が実行される場合、ま
ず命令レジスタ１１に１回目のベクトル長更新命令であ
るＬＶＬ命令■が格納されると、ベクトル長データ“１
２８“がベクトル長レジスタ１２にセットされる（第３
図タイミングａ）。尚、このＬＶＬ命令■およびベクト
ル長データ“１２８”は命令スタック１４に格納されな
い。
ず命令レジスタ１１に１回目のベクトル長更新命令であ
るＬＶＬ命令■が格納されると、ベクトル長データ“１
２８“がベクトル長レジスタ１２にセットされる（第３
図タイミングａ）。尚、このＬＶＬ命令■およびベクト
ル長データ“１２８”は命令スタック１４に格納されな
い。
ここで、ｖＬはベクトル長データを示し、ｖＯ〜ｖ４は
ベクトルデータを示し、Ｍはメモリを示す。
ベクトルデータを示し、Ｍはメモリを示す。
次に、命令レジスタ１１にベクトル長使用命令であるＶ
ＡＤＤ命令■が格納されると、ＶＡＤＤ命令■とベクト
ル長レジスタ１２にセットされたベクトル長データ“１
２８”とが命令スタック１４に格納される（第３図タイ
ミングｂ）。
ＡＤＤ命令■が格納されると、ＶＡＤＤ命令■とベクト
ル長レジスタ１２にセットされたベクトル長データ“１
２８”とが命令スタック１４に格納される（第３図タイ
ミングｂ）。
命令スタック１４の先頭にＶＡＤＤ命令■がくると、命
令スタック１４からＶＡＤＤ命令■がチエツク回路１５
に読出されると同時に、ベクトル長通知レジスタ１６に
ベクトル長データ“１２８゜がセットされる（第３図タ
イミングＣ）。
令スタック１４からＶＡＤＤ命令■がチエツク回路１５
に読出されると同時に、ベクトル長通知レジスタ１６に
ベクトル長データ“１２８゜がセットされる（第３図タ
イミングＣ）。
チエツク回路１５が演算実行部２のリソースが空き状態
になったことを検出すると、演算実行部２にＶＡＤＤ命
令■およびベクトル長データ“１２８１が通知される（
第３図タイミングｄ）。
になったことを検出すると、演算実行部２にＶＡＤＤ命
令■およびベクトル長データ“１２８１が通知される（
第３図タイミングｄ）。
この間、命令レジスタ１１にベクトル長使用命令である
ＶＭＰＹ命令■およびＶＳＴ命令■が順次格納されると
、ＶＭＰＹ命令■とベクトル長データ′１２８”とが、
またＶＳＴ命令■とベクトル長データ“１２１１”とが
夫々命令スタック１４に格納され（第３図タイミングＣ
＋ｄ）、これらはＶＡＤＤ命令■と同様にチエツク回路
１５により演算実行部２に通知される（第３図タイミン
グｇ。
ＶＭＰＹ命令■およびＶＳＴ命令■が順次格納されると
、ＶＭＰＹ命令■とベクトル長データ′１２８”とが、
またＶＳＴ命令■とベクトル長データ“１２１１”とが
夫々命令スタック１４に格納され（第３図タイミングＣ
＋ｄ）、これらはＶＡＤＤ命令■と同様にチエツク回路
１５により演算実行部２に通知される（第３図タイミン
グｇ。
ｈ）。
２回目のベクトル長更新命令であるＬＶＬ命令命令上令
レジスタ１１に格納されると、ベクトル長データ“２５
６”がベクトル長レジスタ１２にセットされる（第３図
タイミングｅ）。また、このＬＶＬ命令命令上びベクト
ル長データ“２５８ ” も命令スタック１４に格納さ
れない。
レジスタ１１に格納されると、ベクトル長データ“２５
６”がベクトル長レジスタ１２にセットされる（第３図
タイミングｅ）。また、このＬＶＬ命令命令上びベクト
ル長データ“２５８ ” も命令スタック１４に格納さ
れない。
続いて、命令レジスタ１１にベクトル長使用命令である
ＶＡＤＤ命令■が格納されると、ＶＡＤＤ命令■とベク
トル長レジスタ１２にセットされたベクトル長データ“
２５Ｂ”とが命令スタック１４に格納される（第３図タ
イミングｆ）。
ＶＡＤＤ命令■が格納されると、ＶＡＤＤ命令■とベク
トル長レジスタ１２にセットされたベクトル長データ“
２５Ｂ”とが命令スタック１４に格納される（第３図タ
イミングｆ）。
このとき、命令スタック１４内ではＶＳＴ命令命令衣に
ＶＡＤＤ命令■が格納されるため、チエツク回路１５で
はＶＳＴ命令命令衣理の次にＶＡＤＤ命令■の処理が実
行される（第３図タイミングｈ）。
ＶＡＤＤ命令■が格納されるため、チエツク回路１５で
はＶＳＴ命令命令衣理の次にＶＡＤＤ命令■の処理が実
行される（第３図タイミングｈ）。
よって、チエツク回路１５てはＬＶＬ命令命令上の処理
が行われないので、その分会体の実行時間が短縮される
こととなる。
が行われないので、その分会体の実行時間が短縮される
こととなる。
このように、命令レジスタ１１に保持された命令の内容
がベクトル長更新命令（ＬＶＬ命令の。
がベクトル長更新命令（ＬＶＬ命令の。
■、■）のとき、ベクトル長更新命令の命令スタック１
４への格納を抑止し、命令レジスタ１１に保持された命
令の内容がベクトル長使用命令（ＶＡＤＤ命令■、■、
ＶＭＰＹ命令■、■、ＶＳＴ命令命令衣）のとき、命令
レジスタ１１に保持されたベクトル長使用命令とベクト
ル長レジスタ１２に保持されたベクトル長とを対応させ
て命令スタック１４に格納するよう制御することによっ
て、ベクトル長更新命令（ＬＶＬ命令■、■、■）を命
令スタック１４から読出して実行するという処理が不要
となり、全体としてベクトル長更新命令（ＬＶＬ命令の
、■、■）の実行時間分だけ実行時間を短縮することが
できる。
４への格納を抑止し、命令レジスタ１１に保持された命
令の内容がベクトル長使用命令（ＶＡＤＤ命令■、■、
ＶＭＰＹ命令■、■、ＶＳＴ命令命令衣）のとき、命令
レジスタ１１に保持されたベクトル長使用命令とベクト
ル長レジスタ１２に保持されたベクトル長とを対応させ
て命令スタック１４に格納するよう制御することによっ
て、ベクトル長更新命令（ＬＶＬ命令■、■、■）を命
令スタック１４から読出して実行するという処理が不要
となり、全体としてベクトル長更新命令（ＬＶＬ命令の
、■、■）の実行時間分だけ実行時間を短縮することが
できる。
発明の詳細
な説明したように本発明によれば、命令保持手段に保持
された命令の内容がベクトル長更新命令のとき、ベクト
ル長更新命令の命令スタックへの格納を抑止し、命令保
持手段に保持された命令の内容がベクトル長保持手段に
保持されたベクトル長データを使用する命令のとき、命
令保持手段に保持された命令とベクトル長保持手段に保
持されたベクトル長とを対応させて命令スタックに格納
するよう制御することによって、全体の実行時間を短縮
することができるという効果がある。
された命令の内容がベクトル長更新命令のとき、ベクト
ル長更新命令の命令スタックへの格納を抑止し、命令保
持手段に保持された命令の内容がベクトル長保持手段に
保持されたベクトル長データを使用する命令のとき、命
令保持手段に保持された命令とベクトル長保持手段に保
持されたベクトル長とを対応させて命令スタックに格納
するよう制御することによって、全体の実行時間を短縮
することができるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例において実行される命令列の一
例を示す図、第３図は本発明の一実施例の動作を示すタ
イミングチャート、第４図は従来例の構成を示すブロッ
ク図、第５図は従来例の動作を示すタイミングチャート
である。 主要部分の符号の説明 １・・・・・・命令実行指示制御部 ２・・・・・・演算実行部 １１・・・・・・命令レジスタ １２・・・・・・ベクトル長レジスタ １３・・・・・・解読器 １４・・・・・・命令スタック １５・・・・・・解読器／リソースチエツク回路６・・
・・・・ベク トル長通知レジスタ
２図は本発明の一実施例において実行される命令列の一
例を示す図、第３図は本発明の一実施例の動作を示すタ
イミングチャート、第４図は従来例の構成を示すブロッ
ク図、第５図は従来例の動作を示すタイミングチャート
である。 主要部分の符号の説明 １・・・・・・命令実行指示制御部 ２・・・・・・演算実行部 １１・・・・・・命令レジスタ １２・・・・・・ベクトル長レジスタ １３・・・・・・解読器 １４・・・・・・命令スタック １５・・・・・・解読器／リソースチエツク回路６・・
・・・・ベク トル長通知レジスタ
Claims (1)
- （１）実行すべき命令およびベクトル長を格納する命令
スタックを含むベクトル処理装置であって、実行すべき
命令を保持する命令保持手段と、ベクトル長更新命令に
よって更新されたベクトル長データを保持するベクトル
長保持手段と、前記命令保持手段に保持された命令の内
容が前記ベクトル長更新命令のとき、前記ベクトル長更
新命令の前記命令スタックへの格納を抑止し、前記命令
保持手段に保持された前記命令の内容が前記ベクトル長
保持手段に保持された前記ベクトル長データを使用する
命令のとき、前記命令保持手段に保持された命令と前記
ベクトル長保持手段に保持された前記ベクトル長とを対
応させて前記命令スタックに格納するよう制御する制御
手段とを有することを特徴とするベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26573789A JPH03127171A (ja) | 1989-10-12 | 1989-10-12 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26573789A JPH03127171A (ja) | 1989-10-12 | 1989-10-12 | ベクトル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03127171A true JPH03127171A (ja) | 1991-05-30 |
Family
ID=17421294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26573789A Pending JPH03127171A (ja) | 1989-10-12 | 1989-10-12 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03127171A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024433A (ja) * | 2005-07-20 | 2007-02-01 | Fuji Koki Corp | レシーバドライヤ |
| JP2011227610A (ja) * | 2010-04-16 | 2011-11-10 | Fujitsu Ltd | 情報処理装置 |
-
1989
- 1989-10-12 JP JP26573789A patent/JPH03127171A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024433A (ja) * | 2005-07-20 | 2007-02-01 | Fuji Koki Corp | レシーバドライヤ |
| JP2011227610A (ja) * | 2010-04-16 | 2011-11-10 | Fujitsu Ltd | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03233630A (ja) | 情報処理装置 | |
| JP4465081B2 (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| JPH03127171A (ja) | ベクトル処理装置 | |
| US20050216708A1 (en) | Processor for performing context switching, a method for performing context switching, a computer program for perform context switching | |
| US20020129229A1 (en) | Microinstruction sequencer stack | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPH07210403A (ja) | タスク切換システム | |
| KR20010058509A (ko) | 인터럽트 응답 시간을 줄인 인터럽트 처리 장치 | |
| JPS6330938A (ja) | マイクロプログラム制御装置 | |
| JPS62243032A (ja) | 情報処理装置 | |
| JPH0553804A (ja) | 並列処理装置 | |
| JPH03233703A (ja) | シーケンス制御装置 | |
| JPH01297732A (ja) | 割込制御方式 | |
| JPH02212965A (ja) | プログラムロード方式 | |
| JPS6257028A (ja) | パイプライン制御の情報処理装置におけるブランチ制御方法 | |
| JPH0240722A (ja) | 演算処理装置 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPH0675789A (ja) | 情報処理装置 | |
| JPH031252A (ja) | ページフォルト処理方式 | |
| JPH0259961A (ja) | 情報処理装置 | |
| JPS61143848A (ja) | マイクロプログラム制御装置 | |
| JPH0244423A (ja) | コンピュータ |