JPS60103614A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60103614A JPS60103614A JP58210985A JP21098583A JPS60103614A JP S60103614 A JPS60103614 A JP S60103614A JP 58210985 A JP58210985 A JP 58210985A JP 21098583 A JP21098583 A JP 21098583A JP S60103614 A JPS60103614 A JP S60103614A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- resist layer
- layers
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、半導体装置の製造方法に関し、特に、サブ
ミクロン級の線巾のＶＬＳ Ｉの製造に好適な半導体装
置の製造方法に関するものである。
ミクロン級の線巾のＶＬＳ Ｉの製造に好適な半導体装
置の製造方法に関するものである。
［発明の技術的背景］
シリコン半導体デバイスの製造技術の進歩により、線巾
が１〜２μｍのＶＬＳ Ｉに関する量産技術がほぼ確立
されており、更に線巾がサブミクロン級のＶＬＳＩの量
産技術の開発が進められている。
が１〜２μｍのＶＬＳ Ｉに関する量産技術がほぼ確立
されており、更に線巾がサブミクロン級のＶＬＳＩの量
産技術の開発が進められている。
線幅がサブミクロン級の高密度ＬＳＩの量産技術の開発
のためには、リソグラフィ、エツチング、膜形成技術、
金属配線技術、素子間分離技術等の各種の技術分野で解
決し工ゆかねばならない問題点が多い。 リソグラフィ
技術及び配線形成技術に関しては、多層レジスト構造を
利用するマスクトランスファ技術を採用することにより
、パターン転写工程における解像度の向上と同時にリフ
トオフ配線の実現を図る試みが行われている。
のためには、リソグラフィ、エツチング、膜形成技術、
金属配線技術、素子間分離技術等の各種の技術分野で解
決し工ゆかねばならない問題点が多い。 リソグラフィ
技術及び配線形成技術に関しては、多層レジスト構造を
利用するマスクトランスファ技術を採用することにより
、パターン転写工程における解像度の向上と同時にリフ
トオフ配線の実現を図る試みが行われている。
従来、前記のごとき、リソグラフィ及び配線技術に採用
されたマスクトランスファ技術には、以下のごとぎ二つ
の方法があった。
されたマスクトランスファ技術には、以下のごとぎ二つ
の方法があった。
第一の方法は、半導体基板の表面にポリメタクリル酸メ
チル（ＰＭＭＡ）から成る遠紫外線用ポジ型レジストを
厚く塗布して、これを第一（下部）レジス１へ層とし、
更に該第−レジス］・層の上に薄く近紫外線用ポジ型レ
ジスト（例えばＳ ｈｉｐｌｅｙ社Ａ Ｚ １ ’３５
０ Ｊ ）を塗布してこれを第二（上部）レジスト層と
した後、まず第ニレジスト層を近紫外線で露光し、かつ
現像して該第ニレジス１一層からなるレジストパターン
を作り、更に該レジストパターンをマスクとして第一レ
ジスト層を遠紫外線で露光する、という方法である。
チル（ＰＭＭＡ）から成る遠紫外線用ポジ型レジストを
厚く塗布して、これを第一（下部）レジス１へ層とし、
更に該第−レジス］・層の上に薄く近紫外線用ポジ型レ
ジスト（例えばＳ ｈｉｐｌｅｙ社Ａ Ｚ １ ’３５
０ Ｊ ）を塗布してこれを第二（上部）レジスト層と
した後、まず第ニレジスト層を近紫外線で露光し、かつ
現像して該第ニレジス１一層からなるレジストパターン
を作り、更に該レジストパターンをマスクとして第一レ
ジスト層を遠紫外線で露光する、という方法である。
第１図（ａ ）ないし第１図（ｆ ）はこの第一の方法
を工程順に示したものであり、同図において、１は半導
体基板、２は第一レジスト層、３は第二レジスト層、４
は密着露光型紫外線露光装置のマスク、５の矢印で表示
されているのは近紫外線、同じく６の矢印で示されてい
るのは遠紫外線である。
を工程順に示したものであり、同図において、１は半導
体基板、２は第一レジスト層、３は第二レジスト層、４
は密着露光型紫外線露光装置のマスク、５の矢印で表示
されているのは近紫外線、同じく６の矢印で示されてい
るのは遠紫外線である。
一方、第二の方法は以下のような工程（第２図（ａ）な
いし第２図（ｆ））で構成される。 すなわち、第２図
（ａ ）に示されているように、まず、半導体基板１上
に第一レシスト層２（例えばＰＭＭＡを主成分とするポ
ジ型レジスト）を形成した後、更に第一レジスト層２の
上に５ｉ０２などの無機質もしくは金属などの無機膜７
を第２図（ｂ）のように形成し、更に無機膜７の上に第
ニレジスト層（例えばＰＭＭＡを主成分とするポジ型レ
ジスト）３を形成する。 次に第２図（０）に示すよう
に密着露光によって該第ニレジスト層３に遠紫外線を選
択的に露光し、かつ現像することにより第２図（ｄ ）
に示すように開口３ａを有したレジストパターンを形成
する。 そして、該レジストパターンをマスクとして第
２図（ｅ）及び（ｆ ）に示すように、該無機膜７と第
一レジスト層２に、それぞれエツチング及び遠紫外線６
で選択的露光現像を行うことにより第２図（ｆ）に示さ
れるように第一レジスト層２にリフトオフ配線に適した
不払がりの開口（もしくは溝＞２ａを形成する。
いし第２図（ｆ））で構成される。 すなわち、第２図
（ａ ）に示されているように、まず、半導体基板１上
に第一レシスト層２（例えばＰＭＭＡを主成分とするポ
ジ型レジスト）を形成した後、更に第一レジスト層２の
上に５ｉ０２などの無機質もしくは金属などの無機膜７
を第２図（ｂ）のように形成し、更に無機膜７の上に第
ニレジスト層（例えばＰＭＭＡを主成分とするポジ型レ
ジスト）３を形成する。 次に第２図（０）に示すよう
に密着露光によって該第ニレジスト層３に遠紫外線を選
択的に露光し、かつ現像することにより第２図（ｄ ）
に示すように開口３ａを有したレジストパターンを形成
する。 そして、該レジストパターンをマスクとして第
２図（ｅ）及び（ｆ ）に示すように、該無機膜７と第
一レジスト層２に、それぞれエツチング及び遠紫外線６
で選択的露光現像を行うことにより第２図（ｆ）に示さ
れるように第一レジスト層２にリフトオフ配線に適した
不払がりの開口（もしくは溝＞２ａを形成する。
［青用技術の問題点］
前記のごとき公知のマスクトランスファ技術にはそれぞ
れ、以下のごとき問題点があった。
れ、以下のごとき問題点があった。
第１図に示した第一の方法では、上層のレジメ１〜と下
層のレジストとが直接に接触するのでそれぞれのレジス
トに相溶性があると、該レジスト層の塗布形成時に塗布
むらが生じてレジスト層形成が不良になるという問題が
生じやすかった。 従って、従来は上層レジストと下層
レジストを同一にすることは側底できなかったが、より
微細なパターンの形成を可能とするためには上層レジス
トも遠紫外線用レジストにすることが望ましい。
層のレジストとが直接に接触するのでそれぞれのレジス
トに相溶性があると、該レジスト層の塗布形成時に塗布
むらが生じてレジスト層形成が不良になるという問題が
生じやすかった。 従って、従来は上層レジストと下層
レジストを同一にすることは側底できなかったが、より
微細なパターンの形成を可能とするためには上層レジス
トも遠紫外線用レジストにすることが望ましい。
第２図に示した第二の方法は第一の方法に存する前記問
題点を解決するために提案された方法であり、前記無機
膜７は上層レジストと下層レジストとの相溶性に基因す
る塗布むらの発生を防止するために設けられたものであ
る。 しかしながら、前記第二の方法においては、該無
機膜７を形成除去する工程が一般に複雑である上、無機
膜形成時間が長くかかり、また、高価な無機膜形成設備
も５− 必要になる等の欠点があった。
題点を解決するために提案された方法であり、前記無機
膜７は上層レジストと下層レジストとの相溶性に基因す
る塗布むらの発生を防止するために設けられたものであ
る。 しかしながら、前記第二の方法においては、該無
機膜７を形成除去する工程が一般に複雑である上、無機
膜形成時間が長くかかり、また、高価な無機膜形成設備
も５− 必要になる等の欠点があった。
［発明の目的］
この発明は、前記従来方法に存する欠点を除き、より微
細なパターニングを従来方法よりも短かい時間と短かい
工程とで行うことのできる、半導体装置の製造方法を提
供することを目的とする。
細なパターニングを従来方法よりも短かい時間と短かい
工程とで行うことのできる、半導体装置の製造方法を提
供することを目的とする。
また、この発明は、微細なリフトオフ配線に適する半導
体装置製造方法の提供を別の目的としている。
体装置製造方法の提供を別の目的としている。
［発明の概要］
この発明による方法は、半導体基板上に多層レジスト構
造を形成する過程において上層レジスト層と下層レジス
ト層との間に該両層に対して相溶性のない樹脂層を形成
させつつレジストの積層を行うことを特徴とするもので
あり、この発明の方法によれば、相溶性の点から、従来
方法よりも上下レジスト種類の選択について自由度を有
するとともに、はるかに短い時間及び低コストでレジス
ト層の形成を行うことができ′る。
造を形成する過程において上層レジスト層と下層レジス
ト層との間に該両層に対して相溶性のない樹脂層を形成
させつつレジストの積層を行うことを特徴とするもので
あり、この発明の方法によれば、相溶性の点から、従来
方法よりも上下レジスト種類の選択について自由度を有
するとともに、はるかに短い時間及び低コストでレジス
ト層の形成を行うことができ′る。
例えば、上下のレジストがＰＭＩＰＫ（ポリメ６−
ヂルイソプ［１ピルケ１−ン）を主成分とするものであ
れば、該樹脂層は例えば、エチルセロソルブを溶媒とす
るノボラック系樹脂で構成することができる。 このよ
うな上下レジストの組合せはザブミクロン級の微細リフ
トオフ用配線の高感度レジストの積層どして極めて好適
である。
れば、該樹脂層は例えば、エチルセロソルブを溶媒とす
るノボラック系樹脂で構成することができる。 このよ
うな上下レジストの組合せはザブミクロン級の微細リフ
トオフ用配線の高感度レジストの積層どして極めて好適
である。
［発明の実施例］
第３図（ａ ）ないし第３図（Ｃ）を参照して本発明方
法の一実施例を説明する。
法の一実施例を説明する。
本発明の方法においては、まず第３図（ａ ）に示すよ
うに、半導体基板１の表面にＰＭ Ｉ ＰＫを主成分と
する遠紫外線用レジスト（東京応化社製０ＤＵＲ−１０
１４＞を塗布して第一レジスト層２１を形成した後、エ
チルセロソルブを溶媒とするノボラック系樹脂を例えば
０．０５〜０．０７μｍ程度の厚さに塗布して樹脂層８
を形成する。
うに、半導体基板１の表面にＰＭ Ｉ ＰＫを主成分と
する遠紫外線用レジスト（東京応化社製０ＤＵＲ−１０
１４＞を塗布して第一レジスト層２１を形成した後、エ
チルセロソルブを溶媒とするノボラック系樹脂を例えば
０．０５〜０．０７μｍ程度の厚さに塗布して樹脂層８
を形成する。
更に、該樹脂層８の上に第一レジスト層２１と同一のレ
ジストをやや薄く塗布して第１１９２１層３１を第３図
（ｈ ）のように形成した後、密着露光型の遠紫外線露
光装置で露光すると（９は該露光装置のマスク）、遠紫
外線に対して上下のレジスト１１２１．３１が同時に感
光するので（樹脂層８は遠紫外線を透過さ−せる）、こ
れを現像すると第３図（Ｃ）のように上下のレジスト層
を貫通する開口１０（もしくは溝）が形成される。
ジストをやや薄く塗布して第１１９２１層３１を第３図
（ｈ ）のように形成した後、密着露光型の遠紫外線露
光装置で露光すると（９は該露光装置のマスク）、遠紫
外線に対して上下のレジスト１１２１．３１が同時に感
光するので（樹脂層８は遠紫外線を透過さ−せる）、こ
れを現像すると第３図（Ｃ）のように上下のレジスト層
を貫通する開口１０（もしくは溝）が形成される。
第１１９２１層３１の形成時には、該第ニレジスト層と
相溶性のない樹脂層８が既に形成されているので、レジ
ストの塗布むらが起る恐れはなく、均一な塗布が可能と
なる。
相溶性のない樹脂層８が既に形成されているので、レジ
ストの塗布むらが起る恐れはなく、均一な塗布が可能と
なる。
また、第一レジス（一層と第ニレジスト層とは相溶性の
点で制約がないので、第ニレジスト層に高感度遠紫外線
レジストを採用することができ、その結果０．５μｍ級
のりソグラフィが可能となる。
点で制約がないので、第ニレジスト層に高感度遠紫外線
レジストを採用することができ、その結果０．５μｍ級
のりソグラフィが可能となる。
そしてＰＭＩＰＫのようなポジ型の積層レジスト層を形
成することによって、リフトオフ法に適するリソグラフ
ィをすることができる。
成することによって、リフトオフ法に適するリソグラフ
ィをすることができる。
さらに、前記実施例では、上下のレジスト層２１．３１
を共に遠紫外線用の同一レジストを用いて形成したので
露光は一回で済み、従って従来方法よりも工程数が少く
なっている。
を共に遠紫外線用の同一レジストを用いて形成したので
露光は一回で済み、従って従来方法よりも工程数が少く
なっている。
樹脂層８の形成はレジスト層形成装置とほぼ同一のもの
を使用することができる上、短時間で終了する。 また
、従来方法のように蒸着装置等を必要としないので設備
コストが非常に低順である。
を使用することができる上、短時間で終了する。 また
、従来方法のように蒸着装置等を必要としないので設備
コストが非常に低順である。
なお、前記実施例ではレジストの積層数を２とし、上下
のレジスト層を同一レジストで形成したが、レジメ１〜
層数を３以上とし各層を異種レジスｉ・で構成してもよ
いこては勿論である。 また、上下のレジスト層を電子
ビーム露光用レジストで形成し、かつ電子ビーム露光装
置で露光を作ってもよいことは当然である。
のレジスト層を同一レジストで形成したが、レジメ１〜
層数を３以上とし各層を異種レジスｉ・で構成してもよ
いこては勿論である。 また、上下のレジスト層を電子
ビーム露光用レジストで形成し、かつ電子ビーム露光装
置で露光を作ってもよいことは当然である。
［発明の効果］
以上に説明したように、この発明によれば、従来の半導
体装置の製造方法よりも簡単な工程で低コストで高精度
の半導体装置を製造することができる。
体装置の製造方法よりも簡単な工程で低コストで高精度
の半導体装置を製造することができる。
また、従来方法では塗布むらが発生するので不可能とさ
れるレジストの組合せも本発明方法では可能となり、従
って、従来方法よりも多様なかつ精微なパターニングが
可能となる上、露光時間の９− 短縮も可能となった。 ちなみに従来方法では下層の１
９２１〜層をＰＭＭＡのレジストで構成しているが、前
記実施例のように上下両層をＰＭＩＰＫのレジストで構
成すると、従来方法に比べど露光時間は１７２〜１／３
に短縮する。
れるレジストの組合せも本発明方法では可能となり、従
って、従来方法よりも多様なかつ精微なパターニングが
可能となる上、露光時間の９− 短縮も可能となった。 ちなみに従来方法では下層の１
９２１〜層をＰＭＭＡのレジストで構成しているが、前
記実施例のように上下両層をＰＭＩＰＫのレジストで構
成すると、従来方法に比べど露光時間は１７２〜１／３
に短縮する。
第１図及び第２図は従来のバターニング方法を工程順に
示した図、第３図は本発明方法の一実施例を示した図、
である。 １・・・半導体基板、 ２・・・第一レジスト層、 ３
・・・第ニレジスト、 ４・・・（露光装置の）マスク
、５・・・近紫外線、 ６・・・遠紫外線、 ７・・・
無機膜、８・・・樹脂層、 ９・・・（露光装置の）マ
スク、２１・・・第一レジスト層、 ３１・・・第ニレ
ジスト層。 特許出願人 東京芝浦電気株式会社 １０− 第１５！Ｉ 第２図 第３図
示した図、第３図は本発明方法の一実施例を示した図、
である。 １・・・半導体基板、 ２・・・第一レジスト層、 ３
・・・第ニレジスト、 ４・・・（露光装置の）マスク
、５・・・近紫外線、 ６・・・遠紫外線、 ７・・・
無機膜、８・・・樹脂層、 ９・・・（露光装置の）マ
スク、２１・・・第一レジスト層、 ３１・・・第ニレ
ジスト層。 特許出願人 東京芝浦電気株式会社 １０− 第１５！Ｉ 第２図 第３図
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に少なくとも二層以上から成る積層レ
ジスト層を形成する工程と、該積層レジスト層の最上部
レジスト層を選択開口してレジストパターンを形成した
後に該レジストパターンをマスクとしてそれより下層の
レジスト層を順次開口する工程とを含む半導体装置の製
造方法において、 該積層レジスト層の形成工程で各レジスト層間に上下の
各レジスト層に対して相溶性のない樹脂層を形成させて
おくことを特徴とする半導体装置の製造方法。 ２ 積層レジスト層がリフトオフ配線用レジスト層であ
る特許請求の範囲第１項記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58210985A JPS60103614A (ja) | 1983-11-11 | 1983-11-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58210985A JPS60103614A (ja) | 1983-11-11 | 1983-11-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60103614A true JPS60103614A (ja) | 1985-06-07 |
| JPH0469411B2 JPH0469411B2 (ja) | 1992-11-06 |
Family
ID=16598398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58210985A Granted JPS60103614A (ja) | 1983-11-11 | 1983-11-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103614A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108500A (ja) * | 2004-10-07 | 2006-04-20 | Shin Etsu Polymer Co Ltd | 導電パターンの形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204532A (ja) * | 1982-05-24 | 1983-11-29 | Hitachi Ltd | パタ−ン形成方法 |
-
1983
- 1983-11-11 JP JP58210985A patent/JPS60103614A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204532A (ja) * | 1982-05-24 | 1983-11-29 | Hitachi Ltd | パタ−ン形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108500A (ja) * | 2004-10-07 | 2006-04-20 | Shin Etsu Polymer Co Ltd | 導電パターンの形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0469411B2 (ja) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60214532A (ja) | パタ−ン形成方法 | |
| JPS6239817B2 (ja) | ||
| JPH01292829A (ja) | 半導体装置の製造方法 | |
| JPH01220829A (ja) | パターン形成方法 | |
| JPH0469411B2 (ja) | ||
| JPH06105678B2 (ja) | 半導体装置の製造方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JP2555879B2 (ja) | 半導体装置の製造方法 | |
| JPH02181910A (ja) | レジストパターン形成方法 | |
| JPS6116526A (ja) | パタ−ン形成方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPH063827A (ja) | 厚膜配線パターンの露光法 | |
| JPS61271838A (ja) | 半導体装置の製造方法 | |
| KR100472733B1 (ko) | 반도체장치의포토레지스트패턴형성방법 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPH03223760A (ja) | レジストパターン形成方法 | |
| JPS62177922A (ja) | 半導体装置の製造方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPH03261129A (ja) | 半導体装置の製造方法 | |
| JPS58191490A (ja) | レジストパタ−ン形成方法 | |
| JPS59152628A (ja) | 半導体装置の製造方法 | |
| JPH03250619A (ja) | パターン形成方法 | |
| JPS5965430A (ja) | 半導体装置の製造方法 | |
| JPS63151023A (ja) | 微小開口パタ−ン形成方法 | |
| JPS6266630A (ja) | 半導体装置の製造方法 |