JPS60103722A - タイミング回路 - Google Patents
タイミング回路Info
- Publication number
- JPS60103722A JPS60103722A JP58211408A JP21140883A JPS60103722A JP S60103722 A JPS60103722 A JP S60103722A JP 58211408 A JP58211408 A JP 58211408A JP 21140883 A JP21140883 A JP 21140883A JP S60103722 A JPS60103722 A JP S60103722A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charging
- circuits
- timing
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はタイミング回路、特にタイミング時間を切替
選択し得るタイミング回路に関する。
選択し得るタイミング回路に関する。
一般に、ＩＣ等でタイミング回路を構成する場合、タイ
ミングを決定する回路としてＣＲの特定数回路が用いら
れる。この種のタイミング回路において、異なるタイミ
ングに切替える場合、時定数ＣＲを切替えるが、ｉｉｔ
来は抵抗値の異なる複数の抵抗を並列にしてコンデンサ
に接続し、いずれかの抵抗のみを導通して時定数を変化
させるが、異なる時定数を持つＣＲ回路を複数組設け、
これを同数のアナログスイッチやコンパレータを用いて
切替えるようにしている。
ミングを決定する回路としてＣＲの特定数回路が用いら
れる。この種のタイミング回路において、異なるタイミ
ングに切替える場合、時定数ＣＲを切替えるが、ｉｉｔ
来は抵抗値の異なる複数の抵抗を並列にしてコンデンサ
に接続し、いずれかの抵抗のみを導通して時定数を変化
させるが、異なる時定数を持つＣＲ回路を複数組設け、
これを同数のアナログスイッチやコンパレータを用いて
切替えるようにしている。
しかしながら抵抗を切替える方式のものは、抵抗値のみ
で時定数を決定するため、抵抗値の調整が面倒であるし
、複数組のアナログスイッチやコンパレータを用いる方
式は回路が複雑になり、素子数が多くなるとい・う欠点
があった。
で時定数を決定するため、抵抗値の調整が面倒であるし
、複数組のアナログスイッチやコンパレータを用いる方
式は回路が複雑になり、素子数が多くなるとい・う欠点
があった。
この発明の目的は、上記従来回路の欠点を解消し、タイ
ミング時間の切替機能を有し、しかもｇｊＮ整が容易で
構成が簡単なタイミング回路を提供することである。
ミング時間の切替機能を有し、しかもｇｊＮ整が容易で
構成が簡単なタイミング回路を提供することである。
上記目的を達成するために、この発明のタイミング回路
は、異なるＩ＋、！’定数をもつ複数個の充電回路に、
それぞれ個別に放電回路を設けるとともに、それぞれ前
記複数個の充電回路からは、個別のバッファトランジス
タを経て、充電々圧を比較回路に出力するようにし、さ
らにいずれかに選択信号を受け、他方に非選択信号を受
ける複数個の選択回路を備え、非選択信号が入力される
選択回路により、非選択された前記複数個の放電回路、
バッファトランジスタの機能を停止させ、選択信号が入
力される選択回路により、放電回路、バッファトランジ
スタを機能させ、対応する充電回路の充電々圧を比較回
路に出力するようにしている。
は、異なるＩ＋、！’定数をもつ複数個の充電回路に、
それぞれ個別に放電回路を設けるとともに、それぞれ前
記複数個の充電回路からは、個別のバッファトランジス
タを経て、充電々圧を比較回路に出力するようにし、さ
らにいずれかに選択信号を受け、他方に非選択信号を受
ける複数個の選択回路を備え、非選択信号が入力される
選択回路により、非選択された前記複数個の放電回路、
バッファトランジスタの機能を停止させ、選択信号が入
力される選択回路により、放電回路、バッファトランジ
スタを機能させ、対応する充電回路の充電々圧を比較回
路に出力するようにしている。
以下、実施例により、この発明をさらに詳細に説明する
。図面は、この発明の１実施例を示すタイミング回路の
接続図である。図面において、１は抵抗Ｒａとコンデン
サＣａからなる第１の充電回路、２は抵抗Ｒｂとコンデ
ンサｃｂからなる第２の充電回路である。第１の充電回
路１の抵抗Ｒａは電源ＶｃｃとＩＣの端子Ｐ１に接続さ
れ、端子Ｐ１とアース間にコンデンサＣａが接続されて
いる。また同様に、第２の充電回路２の抵抗Ｒｂは電源
Ｖｃｃと端子２２間に接続され、端子Ｐ２とアース間に
コンデンサｃｂが接続されている。
。図面は、この発明の１実施例を示すタイミング回路の
接続図である。図面において、１は抵抗Ｒａとコンデン
サＣａからなる第１の充電回路、２は抵抗Ｒｂとコンデ
ンサｃｂからなる第２の充電回路である。第１の充電回
路１の抵抗Ｒａは電源ＶｃｃとＩＣの端子Ｐ１に接続さ
れ、端子Ｐ１とアース間にコンデンサＣａが接続されて
いる。また同様に、第２の充電回路２の抵抗Ｒｂは電源
Ｖｃｃと端子２２間に接続され、端子Ｐ２とアース間に
コンデンサｃｂが接続されている。
第１の充電回路１の抵抗Ｒａの１端すなわち端子Ｐ１と
アース間、第２の些電回路２の抵抗Ｒｂの１端すなわち
端子１） ２とアース間にそれぞれｎｐｎ型のトランジ
スタＱ１、Ｑ２が接続されている。このトランジスタＱ
１、Ｑ２は第１と第２の充電回路の充電々荷をそれぞれ
放電するために設けられている。
アース間、第２の些電回路２の抵抗Ｒｂの１端すなわち
端子１） ２とアース間にそれぞれｎｐｎ型のトランジ
スタＱ１、Ｑ２が接続されている。このトランジスタＱ
１、Ｑ２は第１と第２の充電回路の充電々荷をそれぞれ
放電するために設けられている。
Ｑ３、Ｑ４はエミッタフォロー接続されるバッファトラ
ンジスタであって、ｌ・ランジスタＱ１、Ｑ２のコレク
タがそれぞれトランジスタＱ３、Ｑ４のベースに接続さ
れ、さらにトランジスタＱ３、Ｑ４のエミッタば共通接
続されて、比較回路３の（＋）入力端に接続されている
。なお、バッファトランジスタＱ３、Ｑ４はｐｎｐ型が
使用されている。
ンジスタであって、ｌ・ランジスタＱ１、Ｑ２のコレク
タがそれぞれトランジスタＱ３、Ｑ４のベースに接続さ
れ、さらにトランジスタＱ３、Ｑ４のエミッタば共通接
続されて、比較回路３の（＋）入力端に接続されている
。なお、バッファトランジスタＱ３、Ｑ４はｐｎｐ型が
使用されている。
比較回路３は（−）入力端に基準電圧ＶＢを受け、（十
）入力端に入力される電圧が基準電圧ＶＢに達すると、
出力端子４から図示外のロジック回路にタイミング信号
を出力するようになっている。
）入力端に入力される電圧が基準電圧ＶＢに達すると、
出力端子４から図示外のロジック回路にタイミング信号
を出力するようになっている。
放電回路用のトランジスタＱ１、Ｑ２のベースには、抵
抗Ｒ１、Ｒ２を介して放電パルスＤＰが入力されるよう
になっており、またこのトランジスタＱ１、Ｑ２のベー
スとアース間に、それぞれｎｐｎ型のトランジスタＱ５
、Ｑ６が接続されている。このトランジスタＱ５、Ｑ６
のベースには、それぞれ第１の充電回路１と第２の充電
回路２を選択するための選択信号人、Ｌが抵抗Ｒ３、Ｒ
４を介して入力されるようになっている。選択信号へ、
尼は第１の充電回路１を選択する場合に人がロー、Ｂが
ハイで入力され、逆に充電回路２を選択する場合には人
がハイ、厄がローで入力されるようになっている。
抗Ｒ１、Ｒ２を介して放電パルスＤＰが入力されるよう
になっており、またこのトランジスタＱ１、Ｑ２のベー
スとアース間に、それぞれｎｐｎ型のトランジスタＱ５
、Ｑ６が接続されている。このトランジスタＱ５、Ｑ６
のベースには、それぞれ第１の充電回路１と第２の充電
回路２を選択するための選択信号人、Ｌが抵抗Ｒ３、Ｒ
４を介して入力されるようになっている。選択信号へ、
尼は第１の充電回路１を選択する場合に人がロー、Ｂが
ハイで入力され、逆に充電回路２を選択する場合には人
がハイ、厄がローで入力されるようになっている。
次に、以上のように接続構成される実施例回路の動作に
ついて説明する。
ついて説明する。
１例として、第１の充電回路１を選択する場合を説明す
る。この場合、信号人がローで、信号Ｂがハイで入力さ
れている。また充電回路１．２のコンデンサＣａ、、Ｃ
ｂには、それぞれの充電回路１．２の時定数で充電され
ている。
る。この場合、信号人がローで、信号Ｂがハイで入力さ
れている。また充電回路１．２のコンデンサＣａ、、Ｃ
ｂには、それぞれの充電回路１．２の時定数で充電され
ている。
信号ｎがハイなので、トランジスタＱ６がオンしており
、したがってトランジスタＱ２のベースはローであり、
１−ランジスクＱ２ばオフしたままであり、端子Ｐ ２
４；Ｉ略Ｖｃｃの電位に保たれる。
、したがってトランジスタＱ２のベースはローであり、
１−ランジスクＱ２ばオフしたままであり、端子Ｐ ２
４；Ｉ略Ｖｃｃの電位に保たれる。
それゆえバッファトランジスタＱ４のベースはオージン
状恕となり、バッファトランジスタＱ４はカントオフさ
れている。
状恕となり、バッファトランジスタＱ４はカントオフさ
れている。
一方信号人がローなので、Ｉ〜ランジスクＱ５はオフし
ている。そのため放電パルスＤＰがトランジスタＱ１、
Ｑ２のベースに入力されると、トランジスタＱ１がオン
し、第１の充電回路のコンデンサＣａに充電されていた
電荷がトランジスタＱ１を通じて放電する。しかし上述
したように、トランジスタＱ２のヘ−スは強制的にロー
に保持されているので、放電パルスＤＰが人力されても
１〜ランジスタＱ、 ２ばオフしたままであり、コンデ
ンサｃｂの電荷は放電−１ず、端子Ｐ２ばＶｃｃの電位
を維持したままである。
ている。そのため放電パルスＤＰがトランジスタＱ１、
Ｑ２のベースに入力されると、トランジスタＱ１がオン
し、第１の充電回路のコンデンサＣａに充電されていた
電荷がトランジスタＱ１を通じて放電する。しかし上述
したように、トランジスタＱ２のヘ−スは強制的にロー
に保持されているので、放電パルスＤＰが人力されても
１〜ランジスタＱ、 ２ばオフしたままであり、コンデ
ンサｃｂの電荷は放電−１ず、端子Ｐ２ばＶｃｃの電位
を維持したままである。
放電パルスＤＰが除去されると、トランジスタＱｌはオ
フし、第１の充電回路１のコンデンサＣａの充電が再び
開始され、端子ＰＬの電位は上昇していく。この端子Ｐ
１の電位は、バッファトランジスタＱ３を通して比較回
路３に入力される。
フし、第１の充電回路１のコンデンサＣａの充電が再び
開始され、端子ＰＬの電位は上昇していく。この端子Ｐ
１の電位は、バッファトランジスタＱ３を通して比較回
路３に入力される。
充電が進行し、端子Ｐ１の電位が上昇し、比較回路３の
（＋）入力端に入力される電圧が基準電圧に達すると、
その時点で比較回路３はタイミング信号を出力する。こ
のタイミング信号の出力されるタイミングは、放電パル
スＤＰが入力され、コンデンサＣａが放電した後、第１
の充電回路１の時定数に依存する時間が経過したときで
あり、出力端子４より第１の充電回路１の時定数に対応
するタイミング信号を得ることができる。
（＋）入力端に入力される電圧が基準電圧に達すると、
その時点で比較回路３はタイミング信号を出力する。こ
のタイミング信号の出力されるタイミングは、放電パル
スＤＰが入力され、コンデンサＣａが放電した後、第１
の充電回路１の時定数に依存する時間が経過したときで
あり、出力端子４より第１の充電回路１の時定数に対応
するタイミング信号を得ることができる。
第２の充電回路２の時定数に対応するタイミング信号を
得たい場合は、信号へをハイ、信号Ｂをローとすればよ
い。動作はトランジスタＱ１と０２、トランジスタＱ３
、Ｑ４、トランジスタＱ５、Ｑ６を逆にすることにより
、上記第１の充電回路を選択する場合と全く同様に考え
ることができる。
得たい場合は、信号へをハイ、信号Ｂをローとすればよ
い。動作はトランジスタＱ１と０２、トランジスタＱ３
、Ｑ４、トランジスタＱ５、Ｑ６を逆にすることにより
、上記第１の充電回路を選択する場合と全く同様に考え
ることができる。
なお、上記実施例では２つのタイミングの切替えを例に
とって説明したが、充電回路すなわち時定数回路の増設
毎に、放電回路、バッファトランジスタ及び選択面１？
品を増設することによって複数のタイミングの切換えが
可能である。
とって説明したが、充電回路すなわち時定数回路の増設
毎に、放電回路、バッファトランジスタ及び選択面１？
品を増設することによって複数のタイミングの切換えが
可能である。
この発明のタイミング回路によれば、複数の充電回路を
切替えるのに、バッファトランジスタをスイッチング手
段に１１！用ｊるとともに、放電回路用のトランジスタ
の機能を停止させるための選択回路としてのトランジス
タを設けるだけなので、従来のアナログスイッチを設け
る場合等に比して回路構成が簡単になり、コスト低減を
図ることができる。また各充電回路は全く独立に設ける
ものであるから、従来の抵抗のみを切替える方式のもの
に比し、タイミング設定の自由度が上がり、調整の簡素
化をはかることができる。
切替えるのに、バッファトランジスタをスイッチング手
段に１１！用ｊるとともに、放電回路用のトランジスタ
の機能を停止させるための選択回路としてのトランジス
タを設けるだけなので、従来のアナログスイッチを設け
る場合等に比して回路構成が簡単になり、コスト低減を
図ることができる。また各充電回路は全く独立に設ける
ものであるから、従来の抵抗のみを切替える方式のもの
に比し、タイミング設定の自由度が上がり、調整の簡素
化をはかることができる。
図面は、この発明の１実施例を示すタイミング回路の接
続図である。 １・２：充電回路、３：比較回路、 Ｑｌ・Ｑ２：トランジスタ（放電回路）、Ｑ３・Ｑ４：
へソファトランジスタ、 Ｑ５・Ｑ６：トランジスタ（選択回路）特許出願人 ロ
ーム株式会社 代理人 弁理士 中 村 茂 信
続図である。 １・２：充電回路、３：比較回路、 Ｑｌ・Ｑ２：トランジスタ（放電回路）、Ｑ３・Ｑ４：
へソファトランジスタ、 Ｑ５・Ｑ６：トランジスタ（選択回路）特許出願人 ロ
ーム株式会社 代理人 弁理士 中 村 茂 信
Claims (1)
- （１）各々異なる時定数を有する複数の充電回路と、こ
れらの充電回路の各々に対し設けた充電々荷を放電する
放電回路及び前記充電回路の充電々圧を、スイソチイン
グ時に各々出力するバッファトランジスタと、これらバ
ッファトランジスタの出力を基準電圧と比較する比較回
路と、前記充電回路のいずれかの充電々圧を選択して、
前記比較回路に入力するために、非選択信号に応答して
非選択の前記放電回路及びバッファトランジスタの各々
の機能を停止させる複数の選択回路とからなるタイミン
グ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58211408A JPS60103722A (ja) | 1983-11-10 | 1983-11-10 | タイミング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58211408A JPS60103722A (ja) | 1983-11-10 | 1983-11-10 | タイミング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60103722A true JPS60103722A (ja) | 1985-06-08 |
| JPH0463572B2 JPH0463572B2 (ja) | 1992-10-12 |
Family
ID=16605457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58211408A Granted JPS60103722A (ja) | 1983-11-10 | 1983-11-10 | タイミング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103722A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4849559A (ja) * | 1971-10-22 | 1973-07-12 | ||
| JPS4931488U (ja) * | 1972-06-20 | 1974-03-18 | ||
| JPS50118851U (ja) * | 1974-03-13 | 1975-09-29 |
-
1983
- 1983-11-10 JP JP58211408A patent/JPS60103722A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4849559A (ja) * | 1971-10-22 | 1973-07-12 | ||
| JPS4931488U (ja) * | 1972-06-20 | 1974-03-18 | ||
| JPS50118851U (ja) * | 1974-03-13 | 1975-09-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0463572B2 (ja) | 1992-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214263A (en) | Pulse signal processing circuit | |
| EP0570655A1 (en) | Audio amplifier on-off control circuit | |
| JPS6042519Y2 (ja) | 積分回路 | |
| JP3847423B2 (ja) | 定電圧発生装置 | |
| US4054804A (en) | Bipolar charging and discharging circuit | |
| JPH0354900B2 (ja) | ||
| JPH0463572B2 (ja) | ||
| US4672332A (en) | RC oscillator having plural differential threshold stages | |
| JPH0620167B2 (ja) | スプリアス信号低減化回路 | |
| US4427901A (en) | Waveform shaping circuit | |
| JP3036756B2 (ja) | 発振回路 | |
| US4549118A (en) | Step waveform generator and CRT vertical timebase incorporating such a generator | |
| JPH0526825Y2 (ja) | ||
| JPH057778Y2 (ja) | ||
| JP2796866B2 (ja) | チャージポンプ回路 | |
| JPS5964921A (ja) | リセツト回路 | |
| JP2623890B2 (ja) | 鋸歯状波発生回路 | |
| JP2521374B2 (ja) | 充放電回路 | |
| JPS645419Y2 (ja) | ||
| JP2658484B2 (ja) | 遅延回路 | |
| JPH0413695Y2 (ja) | ||
| JPH0114729B2 (ja) | ||
| JPS6250016B2 (ja) | ||
| JPH0582775B2 (ja) | ||
| JPH0139014Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |