JPH0463572B2 - - Google Patents
Info
- Publication number
- JPH0463572B2 JPH0463572B2 JP58211408A JP21140883A JPH0463572B2 JP H0463572 B2 JPH0463572 B2 JP H0463572B2 JP 58211408 A JP58211408 A JP 58211408A JP 21140883 A JP21140883 A JP 21140883A JP H0463572 B2 JPH0463572 B2 JP H0463572B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charging
- terminal
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
この発明はタイミング回路、特にタイミング時
間を切替選択し得るタイミング回路に関する。
間を切替選択し得るタイミング回路に関する。
(ロ) 従来の技術
一般に、IC等でタイミング回路を構成する場
合、タイミングを決定する回路としてCRの時定
数回路が用いられる。この種のタイミング回路に
おいて、異なるタイミングに切替える場合、時定
数CRを切替えるが、従来は抵抗値の異なる複数
の抵抗を並列にしてコンデンサに接続し、いずれ
かの抵抗のみを導通して時定数を変化させるか、
異なる時定数を持つCR回路を複数組設け、これ
を同数のアナログスイツチやコンパレータを用い
て切替えるようにしている。
合、タイミングを決定する回路としてCRの時定
数回路が用いられる。この種のタイミング回路に
おいて、異なるタイミングに切替える場合、時定
数CRを切替えるが、従来は抵抗値の異なる複数
の抵抗を並列にしてコンデンサに接続し、いずれ
かの抵抗のみを導通して時定数を変化させるか、
異なる時定数を持つCR回路を複数組設け、これ
を同数のアナログスイツチやコンパレータを用い
て切替えるようにしている。
(ハ) 発明が解決しようとする課題
しかしながら抵抗を切替える方式のものは、抵
抗値のみで時定数を決定するため、抵抗値の調整
が面倒であるし、複数組のアナログスイツチやコ
ンパレータを用いる方式は回路が複雑になり、素
子数が多くなるという問題があつた。
抗値のみで時定数を決定するため、抵抗値の調整
が面倒であるし、複数組のアナログスイツチやコ
ンパレータを用いる方式は回路が複雑になり、素
子数が多くなるという問題があつた。
この発明は、上記問題点を着目してなされたも
のであつて、上記従来回路の欠点を解消し、タイ
ミング時間の切替機能を有し、しかも調整が容易
で構成が簡単なタイミング回路を提供することを
目的としている。
のであつて、上記従来回路の欠点を解消し、タイ
ミング時間の切替機能を有し、しかも調整が容易
で構成が簡単なタイミング回路を提供することを
目的としている。
(ニ) 課題を解決するための手段及び作用
この発明のタイミング回路は、各々抵抗Ra，
Rb，…とコンデンサCa，Cb，…からなり、抵抗
Ra，Rb，…の一端が電源Vccに接続され他端が
個別の端子Ｐ１，Ｐ２，…に接続され、コンデン
サCa，Cb，…の一端が前記端子Ｐ１，Ｐ２，…
に個別に接続され、他端が接地接続された各々異
なる時定数を有する複数の充電回路１，２，…
と、前記充電回路１，２，…の各々に対して設け
られ、各々のコレクタが前記端子Ｐ１，Ｐ２，…
にそれぞれ接続され、エミツタが接地接続され、
ベースに入力パルスが加えられ、入力パルスに応
答してオンされると前記充電回路１，２，…の充
電電荷を放電する複数の放電用トランジスタＱ
１，Ｑ２，…と、前記充電回路１，２，…の各々
に対して設けられ、各々のベースが個別にそれぞ
れ前記端子Ｐ１，Ｐ２，…に接続され、前記充電
電圧を受けて各々出力するバツフアトランジスタ
Ｑ３，Ｑ４，…と、これらバツフアトランジスタ
Ｑ３，Ｑ４，…の出力が共通的に接続される唯一
の出力端子と、この唯一の出力端子の出力を基準
電圧と比較する比較回路３と、各々コレクタが対
応する前記放電用トランジスタＱ１，Ｑ２，…の
ベースに接続され、エミツタが接地接続され、ベ
ースに選択または非選択を示す選択信号が入力さ
れるように接続されてなり、前記充電回路１，
２，…のいずれかの充電電圧を選択して、前記比
較回路３に入力するために非選択を示す上記選択
信号に応答して非選択の放電用トランジスタ及び
バツフアトランジスタの各々の機能を停止させる
複数の選択用トランジスタＱ５，Ｑ６，…とから
構成されている。
Rb，…とコンデンサCa，Cb，…からなり、抵抗
Ra，Rb，…の一端が電源Vccに接続され他端が
個別の端子Ｐ１，Ｐ２，…に接続され、コンデン
サCa，Cb，…の一端が前記端子Ｐ１，Ｐ２，…
に個別に接続され、他端が接地接続された各々異
なる時定数を有する複数の充電回路１，２，…
と、前記充電回路１，２，…の各々に対して設け
られ、各々のコレクタが前記端子Ｐ１，Ｐ２，…
にそれぞれ接続され、エミツタが接地接続され、
ベースに入力パルスが加えられ、入力パルスに応
答してオンされると前記充電回路１，２，…の充
電電荷を放電する複数の放電用トランジスタＱ
１，Ｑ２，…と、前記充電回路１，２，…の各々
に対して設けられ、各々のベースが個別にそれぞ
れ前記端子Ｐ１，Ｐ２，…に接続され、前記充電
電圧を受けて各々出力するバツフアトランジスタ
Ｑ３，Ｑ４，…と、これらバツフアトランジスタ
Ｑ３，Ｑ４，…の出力が共通的に接続される唯一
の出力端子と、この唯一の出力端子の出力を基準
電圧と比較する比較回路３と、各々コレクタが対
応する前記放電用トランジスタＱ１，Ｑ２，…の
ベースに接続され、エミツタが接地接続され、ベ
ースに選択または非選択を示す選択信号が入力さ
れるように接続されてなり、前記充電回路１，
２，…のいずれかの充電電圧を選択して、前記比
較回路３に入力するために非選択を示す上記選択
信号に応答して非選択の放電用トランジスタ及び
バツフアトランジスタの各々の機能を停止させる
複数の選択用トランジスタＱ５，Ｑ６，…とから
構成されている。
このタイミング回路では、複数の選択用トラン
ジスタのうちの１つ、例えばトランジスタQ5に
選択用信号を与え、他の選択用トランジスタに非
選択信号が与えられると、トランジスタQ5のみ
がオフで、他の選択用トランジスタがONされ、
他の放電用トランジスタのベースが接地レベルと
なり、動作に禁止がかかる。これに対し、選択用
トランジスタQ5がOFFであるから、入力信号の
入力で放電用トランジスタＱ１がONし、充電回
路１のコンデンサCaの電荷が放電用トランジス
タＱ１を通して瞬時に放電し、その後抵抗Raと
コンデンサCaの時定数でコンデンサCaが充電さ
れ、端子Ｐ１の電位が上昇する。やがて、その電
位が基準電圧に達する、比較回路が出力する。こ
の比較回路からの出力は、入力信号を入れてか
ら、充電回路の時定数に応じた時間を置いたタイ
ミング信号となる。
ジスタのうちの１つ、例えばトランジスタQ5に
選択用信号を与え、他の選択用トランジスタに非
選択信号が与えられると、トランジスタQ5のみ
がオフで、他の選択用トランジスタがONされ、
他の放電用トランジスタのベースが接地レベルと
なり、動作に禁止がかかる。これに対し、選択用
トランジスタQ5がOFFであるから、入力信号の
入力で放電用トランジスタＱ１がONし、充電回
路１のコンデンサCaの電荷が放電用トランジス
タＱ１を通して瞬時に放電し、その後抵抗Raと
コンデンサCaの時定数でコンデンサCaが充電さ
れ、端子Ｐ１の電位が上昇する。やがて、その電
位が基準電圧に達する、比較回路が出力する。こ
の比較回路からの出力は、入力信号を入れてか
ら、充電回路の時定数に応じた時間を置いたタイ
ミング信号となる。
(ホ) 実施例
以下、実施例により、この発明をさらに詳細に
説明する。図面は、この発明の１実施例を示すタ
イミング回路の接続図である。図面において、１
は抵抗RaとコンデンサCaからなる第１の充電回
路、２は抵抗RbとコンデンサCbからなる第２の
充電回路である。第１の充電回路１の抵抗Raは
電源VccとICの端子Ｐ１に接続され、端子Ｐ１と
アース間にコンデンサCaに接続されている。ま
た同様に、第２の充電回路２の抵抗Rbは電源
Vccと端子Ｐ２間に接続され、端子Ｐ２とアース
間にコンデンサCbが接続されている。
説明する。図面は、この発明の１実施例を示すタ
イミング回路の接続図である。図面において、１
は抵抗RaとコンデンサCaからなる第１の充電回
路、２は抵抗RbとコンデンサCbからなる第２の
充電回路である。第１の充電回路１の抵抗Raは
電源VccとICの端子Ｐ１に接続され、端子Ｐ１と
アース間にコンデンサCaに接続されている。ま
た同様に、第２の充電回路２の抵抗Rbは電源
Vccと端子Ｐ２間に接続され、端子Ｐ２とアース
間にコンデンサCbが接続されている。
第１の充電回路１の抵抗Raの１端すなわち端
子Ｐ１とアース間、第２の充電回路２の抵抗Rb
の１端すなわち端子Ｐ２とアース間にそれぞれ
npn型のトランジスタＱ１，Ｑ２が接続されてい
る。このトランジスタＱ１，Ｑ２は第１と第２の
充電回路の充電電荷をそれぞれ放電するために設
けられている。
子Ｐ１とアース間、第２の充電回路２の抵抗Rb
の１端すなわち端子Ｐ２とアース間にそれぞれ
npn型のトランジスタＱ１，Ｑ２が接続されてい
る。このトランジスタＱ１，Ｑ２は第１と第２の
充電回路の充電電荷をそれぞれ放電するために設
けられている。
Ｑ３，Ｑ４はエミツタフオロー接続されるバツ
フアトランジスタであつて、トランジスタＱ１，
Ｑ２のコレクタがそれぞれトランジスタＱ３，Ｑ
４のベースに接続され、さらにトランジスタＱ
３，Ｑ４のエミツタは共通接続されて、比較回路
３の（＋）入力端に接続されている。なお、バツ
フアトランジスタＱ３，Ｑ４はpnp型が使用され
ている。
フアトランジスタであつて、トランジスタＱ１，
Ｑ２のコレクタがそれぞれトランジスタＱ３，Ｑ
４のベースに接続され、さらにトランジスタＱ
３，Ｑ４のエミツタは共通接続されて、比較回路
３の（＋）入力端に接続されている。なお、バツ
フアトランジスタＱ３，Ｑ４はpnp型が使用され
ている。
比較回路３は（−）入力端に基準電圧VBを受
け、（＋）入力端に入力される電圧が基準電圧
VBに達すると、出力端子４から図示外のロジツ
ク回路にタイミング信号を出力するようになつて
いる。
け、（＋）入力端に入力される電圧が基準電圧
VBに達すると、出力端子４から図示外のロジツ
ク回路にタイミング信号を出力するようになつて
いる。
放電回路用のトランジスタＱ１，Ｑ２のベース
には、抵抗Ｒ１，Ｒ２を介して放電パルスDPが
入力されるようになつており、またこのトランジ
スタＱ１，Ｑ２のベースとアース間に、それぞれ
npn型のトランジスタＱ５，Ｑ６が接続されてい
る。このトランジスタＱ５，Ｑ６のベースには、
それぞれ第１の充電回路１と第２の充電回路２を
選択するための選択信号，が抵抗Ｒ３，Ｒ４
を介して入力されるようになつている。選択信号
Ａ，は第１の充電回路１を選択する場合にが
ロー、がハイで入力され、逆に充電回路２を選
択する場合にはがハイ、がローで入力される
ようになつている。
には、抵抗Ｒ１，Ｒ２を介して放電パルスDPが
入力されるようになつており、またこのトランジ
スタＱ１，Ｑ２のベースとアース間に、それぞれ
npn型のトランジスタＱ５，Ｑ６が接続されてい
る。このトランジスタＱ５，Ｑ６のベースには、
それぞれ第１の充電回路１と第２の充電回路２を
選択するための選択信号，が抵抗Ｒ３，Ｒ４
を介して入力されるようになつている。選択信号
Ａ，は第１の充電回路１を選択する場合にが
ロー、がハイで入力され、逆に充電回路２を選
択する場合にはがハイ、がローで入力される
ようになつている。
次に、以上のように接続構成される実施例回路
の動作について説明する。
の動作について説明する。
１例として、第１の充電回路１を選択する場合
を説明する。この場合、信号がローで、信号
がハイで入力されている。また充電回路１，２の
コンデンサCa，Cbには、それぞれの充電回路１，
２の時定数で充電されている。
を説明する。この場合、信号がローで、信号
がハイで入力されている。また充電回路１，２の
コンデンサCa，Cbには、それぞれの充電回路１，
２の時定数で充電されている。
信号がハイなので、トランジスタＱ６がオン
しており、したがつてトランジスタＱ２のベース
はローであり、トランジスタＱ２はオフしたまま
であり、端子Ｐ２は略Vccの電位に保たれる。そ
れゆえバツフアトランジスタＱ４のベースはオー
プン状態となり、バツフアトランジスタＱ４はカ
ツトオフされている。
しており、したがつてトランジスタＱ２のベース
はローであり、トランジスタＱ２はオフしたまま
であり、端子Ｐ２は略Vccの電位に保たれる。そ
れゆえバツフアトランジスタＱ４のベースはオー
プン状態となり、バツフアトランジスタＱ４はカ
ツトオフされている。
一方信号がローなので、トランジスタＱ５は
オフしている。そのため放電パルスDPがトラン
ジスタＱ１，Ｑ２のベースに入力されると、トラ
ンジスタＱ１がオンし、第１の充電回路のコンデ
ンサCaに充電されていた電荷がトランジスタＱ
１を通じて放電する。しかし上述したように、ト
ランジスタＱ２のベースは強制的にローに保持さ
れているので、放電パルスDPが入力されてもト
ランジスタＱ２はオフしたままであり、コンデン
サCbの電荷は放電せず、端子Ｐ２はVccの電位
を維持したままである。
オフしている。そのため放電パルスDPがトラン
ジスタＱ１，Ｑ２のベースに入力されると、トラ
ンジスタＱ１がオンし、第１の充電回路のコンデ
ンサCaに充電されていた電荷がトランジスタＱ
１を通じて放電する。しかし上述したように、ト
ランジスタＱ２のベースは強制的にローに保持さ
れているので、放電パルスDPが入力されてもト
ランジスタＱ２はオフしたままであり、コンデン
サCbの電荷は放電せず、端子Ｐ２はVccの電位
を維持したままである。
放電パルスDPが除去されると、トランジスタ
Ｑ１はオフし、第１の充電回路１のコンデンサ
Caの充電が再び開始され、端子Ｐ１の電位は上
昇していく。この端子Ｐ１の電位は、バツフアト
ランジスタＱ３を通して比較回路３に入力され
る。充電が進行し、端子Ｐ１の電位が上昇し、比
較回路３の（＋）入力端に入力される電圧が基準
電圧に達すると、その時点で比較回路３はタイミ
ング信号を出力する。このタイミング信号の出力
されるタイミングは、放電パルスDPが入力され、
コンデンサCaが放電した後、第１の充電回路１
の時定数に依存する時間が経過したときであり、
出力端子４より第１の充電回路１の時定数に対応
するタイミング信号を得ることができる。
Ｑ１はオフし、第１の充電回路１のコンデンサ
Caの充電が再び開始され、端子Ｐ１の電位は上
昇していく。この端子Ｐ１の電位は、バツフアト
ランジスタＱ３を通して比較回路３に入力され
る。充電が進行し、端子Ｐ１の電位が上昇し、比
較回路３の（＋）入力端に入力される電圧が基準
電圧に達すると、その時点で比較回路３はタイミ
ング信号を出力する。このタイミング信号の出力
されるタイミングは、放電パルスDPが入力され、
コンデンサCaが放電した後、第１の充電回路１
の時定数に依存する時間が経過したときであり、
出力端子４より第１の充電回路１の時定数に対応
するタイミング信号を得ることができる。
第２の充電回路２の時定数に対応するタイミン
グ信号を得たい場合は、信号をハイ、信号を
ローとすればよい。動作はトランジスタＱ１とＱ
２、トランジスタＱ３，Ｑ４、トランジスタＱ
５，Ｑ６を逆にすることにより、上記第１の充電
回路を選択する場合と全く同様に考えることがで
きる。
グ信号を得たい場合は、信号をハイ、信号を
ローとすればよい。動作はトランジスタＱ１とＱ
２、トランジスタＱ３，Ｑ４、トランジスタＱ
５，Ｑ６を逆にすることにより、上記第１の充電
回路を選択する場合と全く同様に考えることがで
きる。
なお、上記実施例では２つのタイミングの切替
えを例にとつて説明したが、充電回路すなわち時
定数回路の増設毎に、放電回路、バツフアトラン
ジスタ及び選択回路を増設することによつて複数
のタイミングの切換えが可能である。
えを例にとつて説明したが、充電回路すなわち時
定数回路の増設毎に、放電回路、バツフアトラン
ジスタ及び選択回路を増設することによつて複数
のタイミングの切換えが可能である。
(ヘ) 発明の効果
この発明のタイミング回路によれば、複数の充
電回路を切替えるのに、バツフアトランジスタを
スイツチング手段に兼用するとともに、放電回路
用のトランジスタの機能を停止させるための選択
回路としてのトランジスタを設けるだけなので、
従来のアナログスイツチを設ける場合等に比して
回路構成が簡単になり、コスト低減を図ることが
できる。また各充電回路は全く独立に設けるもの
であるから、従来の抵抗のみを切替える方式のも
のに比し、タイミング設定の自由度が上がり、調
整の簡素化をはかることができる。
電回路を切替えるのに、バツフアトランジスタを
スイツチング手段に兼用するとともに、放電回路
用のトランジスタの機能を停止させるための選択
回路としてのトランジスタを設けるだけなので、
従来のアナログスイツチを設ける場合等に比して
回路構成が簡単になり、コスト低減を図ることが
できる。また各充電回路は全く独立に設けるもの
であるから、従来の抵抗のみを切替える方式のも
のに比し、タイミング設定の自由度が上がり、調
整の簡素化をはかることができる。
また、複数個の充電回路から、対応する放電用
トランジスタ、バツフアトランジスタ及び選択用
トランジスタを用いて、１個の充電回路を選択で
き、時間の異なる多くのタイミング信号を切替に
より出力できる。
トランジスタ、バツフアトランジスタ及び選択用
トランジスタを用いて、１個の充電回路を選択で
き、時間の異なる多くのタイミング信号を切替に
より出力できる。
図面は、この発明の一実施例を示すタイミング
回路の接続図である。 １，２……充電回路、３……比較回路、Ｑ１，
Ｑ２……トランジスタ（放電回路）、Ｑ３，Ｑ４
……バツフアトランジスタ、Ｑ５，Ｑ６……トラ
ンジスタ（選択回路）、Ｐ１，Ｐ２……端子、
Ra，Rb……抵抗、Ca，Cb……コンデンサ。
回路の接続図である。 １，２……充電回路、３……比較回路、Ｑ１，
Ｑ２……トランジスタ（放電回路）、Ｑ３，Ｑ４
……バツフアトランジスタ、Ｑ５，Ｑ６……トラ
ンジスタ（選択回路）、Ｐ１，Ｐ２……端子、
Ra，Rb……抵抗、Ca，Cb……コンデンサ。
Claims (1)
- 【特許請求の範囲】 １ 各々が抵抗Ra，Rb，…とコンデンサCa，
Cb，…からなり、抵抗Ra，Rb，…の一端が電源
Vccに接続され他端が別個の端子Ｐ１，Ｐ２，…
に接続され、コンデンサCa，Cb，…の一端が前
記端子Ｐ１，Ｐ２，…に個別に接続され、他端が
接地接続された各々異なる時定数を有する複数の
充電回路１，２，…と、 前記充電回路１，２，…の各々に対して設けら
れ、各々のコレクタが前記端子Ｐ１，Ｐ２，…に
それぞれ接続され、エミツタが接地接続され、ベ
ースに入力パルスが加えられ、入力パルスに応答
してオンされると前記充電回路１，２，…の充電
電荷を放電する複数の放電用トランジスタＱ１，
Ｑ２，…と、 前記充電回路１，２，…の各々に対し設けら
れ、各々のベースが個別にそれぞれ前記端子Ｐ
１，Ｐ２，…に接続され、前記充電電圧を受けて
各々出力するバツフアトランジスタＱ３，Ｑ４，
…と、これらバツフアトランジスタの出力が共通
的に接続される唯一の出力端子と、 この唯一の出力端子の出力を基準電圧と比較す
る比較回路３と、 各々コレクタが対応する前記放電用トランジス
タＱ１，Ｑ２，…のベースに接続され、エミツタ
が接地接続され、ベースに選択または非選択を示
す選択信号が入力されるように接続されてなり、
前記充電回路１，２，…のいずれかの充電電圧を
選択して、前記比較回路３に入力するために非選
択を示す上記選択信号に応答して非選択の放電用
トランジスタ及びバツフアトランジスタの各々の
機能を停止させる複数の選択用トランジスタＱ
５，Ｑ６，…とからなるタイミング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58211408A JPS60103722A (ja) | 1983-11-10 | 1983-11-10 | タイミング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58211408A JPS60103722A (ja) | 1983-11-10 | 1983-11-10 | タイミング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60103722A JPS60103722A (ja) | 1985-06-08 |
| JPH0463572B2 true JPH0463572B2 (ja) | 1992-10-12 |
Family
ID=16605457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58211408A Granted JPS60103722A (ja) | 1983-11-10 | 1983-11-10 | タイミング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103722A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210055B2 (ja) * | 1971-10-22 | 1977-03-22 | ||
| JPS4931488U (ja) * | 1972-06-20 | 1974-03-18 | ||
| JPS50118851U (ja) * | 1974-03-13 | 1975-09-29 |
-
1983
- 1983-11-10 JP JP58211408A patent/JPS60103722A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60103722A (ja) | 1985-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214263A (en) | Pulse signal processing circuit | |
| CA2075127C (en) | Integrated circuit sampled-and-hold phase detector with integrated current setting resistor | |
| US4054804A (en) | Bipolar charging and discharging circuit | |
| JPS59108418A (ja) | 信号発生回路 | |
| US4178558A (en) | DC Level clamping circuit | |
| JPH0463572B2 (ja) | ||
| US4160235A (en) | Pulse generator | |
| US4540902A (en) | Sample and hold circuit | |
| JPS60103596A (ja) | サンプル・ホ−ルド回路 | |
| EP0060096B1 (en) | Drive circuits for driving digital circuits with a clock signal | |
| US5717350A (en) | Degenerated differential pair waveform builder | |
| JP3136890B2 (ja) | プログラマブル遅延発生装置 | |
| US5861765A (en) | Analogue delay circuit with a constant delay time | |
| JP3509497B2 (ja) | 不感応コンパレータ回路 | |
| JPS6237849B2 (ja) | ||
| US5299167A (en) | Bipolar ram apparatus | |
| JP2796866B2 (ja) | チャージポンプ回路 | |
| JPH0357647B2 (ja) | ||
| JPS645419Y2 (ja) | ||
| JP3002553B2 (ja) | アナログ・スイッチ回路 | |
| JPH0213489B2 (ja) | ||
| JPH0114729B2 (ja) | ||
| JPH0526825Y2 (ja) | ||
| JPS60148220A (ja) | チヤ−ジポンプ回路 | |
| JP2550416B2 (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |