JPS6010380A - シングルチツプマイクロコンピユ−タ - Google Patents
シングルチツプマイクロコンピユ−タInfo
- Publication number
- JPS6010380A JPS6010380A JP58116957A JP11695783A JPS6010380A JP S6010380 A JPS6010380 A JP S6010380A JP 58116957 A JP58116957 A JP 58116957A JP 11695783 A JP11695783 A JP 11695783A JP S6010380 A JPS6010380 A JP S6010380A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- rom
- decoder
- subroutines
- roms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はシングルチップマイクロコンピュータのＲＯＭ
の改良に関する。
の改良に関する。
技術の背景
シングルチップマイクロコンピュータは、ＣＰＵ（中央
処理装置）、ＲＡＭ （ランダムアクセスメモリ）、Ｒ
ＯＭ （リードオンリメモリ）、Ｉｌｏ （入出力）イ
ンターフェイス、クロック発生回路を基本的な構成要素
としている。その他、Ａ／Ｄ変換器等が付加されること
がある。
処理装置）、ＲＡＭ （ランダムアクセスメモリ）、Ｒ
ＯＭ （リードオンリメモリ）、Ｉｌｏ （入出力）イ
ンターフェイス、クロック発生回路を基本的な構成要素
としている。その他、Ａ／Ｄ変換器等が付加されること
がある。
従来技術と問題点
一般ニ、ＲＯＭハ、イニシャルルーチン、メインルーチ
ン、穏りのサブルーチン、これらの処理に必要な固定デ
ータ等を格納するものでおる。従来、このようなマイク
ロコンピュータのプログラムを開発する場合には、顧客
の要求に従って行なわれるが、開発段階においては再書
込み可能なＥＰＲＯＭを用い、製品化の段階でマスクＲ
ＯＭに置換していた。つまシ、ＥＰＲＯＭは量産コート
が高く、マスクＲＯＭは量産コストが低いという事実を
利用していた０ しかし々がら、上述の従来方法によれば、ＥＰＲＯＭか
らマスクＲＯＭへの移行に時間を要して早期の製品化が
期待できず、従って、製品開発の効率が低く、この結果
、製造コストの上昇を招き、また、マスクＲＯＭ化した
後にプログラムの部分的改良をしたい場合には最初から
マスクＲＯＭ全体を作シ直さなければならないという問
題点があった。
ン、穏りのサブルーチン、これらの処理に必要な固定デ
ータ等を格納するものでおる。従来、このようなマイク
ロコンピュータのプログラムを開発する場合には、顧客
の要求に従って行なわれるが、開発段階においては再書
込み可能なＥＰＲＯＭを用い、製品化の段階でマスクＲ
ＯＭに置換していた。つまシ、ＥＰＲＯＭは量産コート
が高く、マスクＲＯＭは量産コストが低いという事実を
利用していた０ しかし々がら、上述の従来方法によれば、ＥＰＲＯＭか
らマスクＲＯＭへの移行に時間を要して早期の製品化が
期待できず、従って、製品開発の効率が低く、この結果
、製造コストの上昇を招き、また、マスクＲＯＭ化した
後にプログラムの部分的改良をしたい場合には最初から
マスクＲＯＭ全体を作シ直さなければならないという問
題点があった。
発明の目的
本発明の目的は、上述の従来方法の問題点に鑑み、開発
段階で固定されたサブルーチン等は予めマスクＲＯＭに
よ多構成し、メインルーチン、変更され得るサブルーチ
ン、追加されるサブルーチン等をＥＰＲＯＭによ多構成
することにより、ＥＰＲＯＭからマスクＲＯＭへの移行
をすみやかに行ない、あるいは全てをマスクＲＯＭ化す
ることなく製品化を計るようにして製品開発の効率を向
上せしめ、延いては製造コストを低減させることにある
。
段階で固定されたサブルーチン等は予めマスクＲＯＭに
よ多構成し、メインルーチン、変更され得るサブルーチ
ン、追加されるサブルーチン等をＥＰＲＯＭによ多構成
することにより、ＥＰＲＯＭからマスクＲＯＭへの移行
をすみやかに行ない、あるいは全てをマスクＲＯＭ化す
ることなく製品化を計るようにして製品開発の効率を向
上せしめ、延いては製造コストを低減させることにある
。
発明の構成
上述の目的を達成するだめに本発明によれば、少なくと
もＣＰＵ、 ＲＯＭ、 Ｉ１０インターフェイスを基本
的構成要素として１チツプ上に具備し、前記ＲＯＭがマ
スクＲＯＭとＥＰＲＯＭとによ多構成されていることを
特徴とするシングルチップマイクロコンビーータが提供
される。
もＣＰＵ、 ＲＯＭ、 Ｉ１０インターフェイスを基本
的構成要素として１チツプ上に具備し、前記ＲＯＭがマ
スクＲＯＭとＥＰＲＯＭとによ多構成されていることを
特徴とするシングルチップマイクロコンビーータが提供
される。
発明の実施例
以下、図面によシ本発明の詳細な説明する。
添付図は本発明に係るシングルチップマイクロコンビー
ータの一実施例を示すブロック図である。
ータの一実施例を示すブロック図である。
図において、１はＣＰＵ、 ２はＲＡＭ、 ３はＲＡＭ
２のデコーダ、４はマスクＲＯＭ、 ５はＥＰＲＯＭ
、 ６はマスクＲＯＭ ４およびＥＰＲＯＭ ５のデコ
ーダ、７はＩ１０インターフェイス、８はマルチプレク
サ内蔵のル勺変換器である。これら各要素間はアドレス
・々ス９、データバス１０によって接続されている。
２のデコーダ、４はマスクＲＯＭ、 ５はＥＰＲＯＭ
、 ６はマスクＲＯＭ ４およびＥＰＲＯＭ ５のデコ
ーダ、７はＩ１０インターフェイス、８はマルチプレク
サ内蔵のル勺変換器である。これら各要素間はアドレス
・々ス９、データバス１０によって接続されている。
また、１１はクロック発生回路である。
図において、ＣＰＵ １、ＲＡＭ ２、デコーダ３、マ
スクＲＯＭ ４、ＥＰＲＯＭ ５、デコーダ６、Ｉ１０
インターフェイス７およびクロック発生回路１１はシン
グルチップマイクロコンピュータの基本的構成要素であ
る。入力信号がディジタル信号であればＩ１０インター
フェイス７に取込まれるが、入力信号がアナログ信号で
あればＡ／Ｄ変換器８に取込まれる。つまυ、アナログ
入力信号がなければＡ／Ｄ変換器８は不要である。
スクＲＯＭ ４、ＥＰＲＯＭ ５、デコーダ６、Ｉ１０
インターフェイス７およびクロック発生回路１１はシン
グルチップマイクロコンピュータの基本的構成要素であ
る。入力信号がディジタル信号であればＩ１０インター
フェイス７に取込まれるが、入力信号がアナログ信号で
あればＡ／Ｄ変換器８に取込まれる。つまυ、アナログ
入力信号がなければＡ／Ｄ変換器８は不要である。
本発明においては、ＲＯＭとしてマスクＲＯＭ ４およ
びＥＰＲＯＭ ５を設けているが、これらは１つのデコ
ーダ６によってアクセスされる。従って、ＣＰＵ １は
各マスクＲＯＭおよびＥＰＲＯＭを認識せず、これらを
１つのＲＯＭとして認識している。
びＥＰＲＯＭ ５を設けているが、これらは１つのデコ
ーダ６によってアクセスされる。従って、ＣＰＵ １は
各マスクＲＯＭおよびＥＰＲＯＭを認識せず、これらを
１つのＲＯＭとして認識している。
添付図のシングルチップマイクロコンピュータを開発す
る場合、既に実績のある固定されたサブルーチン等はマ
スクＲＯＭ ４に格納し、メインルーチン、変更され得
るサブルーチン、追加のサブルーチン等のみをＥＰＲＯ
Ｍ ５に書込む。そして、開発終了した場合には、ＥＰ
ＲＯＭ ５をマスクＲＯＭに置換することなく、そのま
ま顧客へ出荷する。この結果、開発終了から製品出荷ま
でに要する時間は大幅に短縮される。また、本発明によ
れば、ＲＯＭの一部分はマスクＲＯＭ化されているので
、顧客に評価用チップをサンプル出荷する場合にも短期
間で供給でき、全マスクＲＯＭ化する場合にもすみやか
にＥＰＲＯＭからマスクＲＯＭへ移行できる。
る場合、既に実績のある固定されたサブルーチン等はマ
スクＲＯＭ ４に格納し、メインルーチン、変更され得
るサブルーチン、追加のサブルーチン等のみをＥＰＲＯ
Ｍ ５に書込む。そして、開発終了した場合には、ＥＰ
ＲＯＭ ５をマスクＲＯＭに置換することなく、そのま
ま顧客へ出荷する。この結果、開発終了から製品出荷ま
でに要する時間は大幅に短縮される。また、本発明によ
れば、ＲＯＭの一部分はマスクＲＯＭ化されているので
、顧客に評価用チップをサンプル出荷する場合にも短期
間で供給でき、全マスクＲＯＭ化する場合にもすみやか
にＥＰＲＯＭからマスクＲＯＭへ移行できる。
発明の詳細
な説明したように本発明によれば、ＥＰ ＲＯＭからマ
スクＲＯＭへの置換を行なうことなく製品化を行なうこ
ともでき、しかも量産コストの低いマスクＲＯＭをも用
いているので、製品開発の効率向上と共に製造コストを
低減できる。また、量産に移行したのちに、一部分のプ
ログラムを改良することも可能とがる。
スクＲＯＭへの置換を行なうことなく製品化を行なうこ
ともでき、しかも量産コストの低いマスクＲＯＭをも用
いているので、製品開発の効率向上と共に製造コストを
低減できる。また、量産に移行したのちに、一部分のプ
ログラムを改良することも可能とがる。
添付図は本発明に係るシングルチップマイクロコンピュ
ータの一実施例を示すブロック図である。 １ ： ＣＰＵ、 ２ ： ＲＡＭ、 ４ ：マスクＲ
ＯＭ化 ５ ：ＥＰＲＯＭ、 ６ ：デコーダ、７ ：
Ｉ１０インターフェイス、１１：クロック発生回路。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 １口 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
ータの一実施例を示すブロック図である。 １ ： ＣＰＵ、 ２ ： ＲＡＭ、 ４ ：マスクＲ
ＯＭ化 ５ ：ＥＰＲＯＭ、 ６ ：デコーダ、７ ：
Ｉ１０インターフェイス、１１：クロック発生回路。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 １口 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- １、少なくともＣＰＵ 、 ＲＯＭ 、し勺インターフ
ェイスを基本的構成要素として１チツプ上に具備し、前
記ＲＯＭがマスクＲＯＭとｇｐ ＲＯＭとによ多構成さ
れていることを特徴とするシングルチップマイクロコン
ピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116957A JPS6010380A (ja) | 1983-06-30 | 1983-06-30 | シングルチツプマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116957A JPS6010380A (ja) | 1983-06-30 | 1983-06-30 | シングルチツプマイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010380A true JPS6010380A (ja) | 1985-01-19 |
Family
ID=14699918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58116957A Pending JPS6010380A (ja) | 1983-06-30 | 1983-06-30 | シングルチツプマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010380A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0366447U (ja) * | 1989-10-27 | 1991-06-27 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823393A (ja) * | 1981-08-05 | 1983-02-12 | Sanyo Electric Co Ltd | マスクｒｏｍ装置 |
| JPS5894049A (ja) * | 1981-11-28 | 1983-06-04 | Dainippon Printing Co Ltd | マイクロコンピユ−タ |
-
1983
- 1983-06-30 JP JP58116957A patent/JPS6010380A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823393A (ja) * | 1981-08-05 | 1983-02-12 | Sanyo Electric Co Ltd | マスクｒｏｍ装置 |
| JPS5894049A (ja) * | 1981-11-28 | 1983-06-04 | Dainippon Printing Co Ltd | マイクロコンピユ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0366447U (ja) * | 1989-10-27 | 1991-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4315321A (en) | Method and apparatus for enhancing the capabilities of a computing system | |
| WO1985003150A1 (en) | Data processing system including memory hierarchy | |
| US5754863A (en) | System for downloading program code to a microprocessor operative as a slave to a master microprocessor | |
| JP3894579B2 (ja) | 多用途多ソース割り込み構成を有するソリッドステートデータプロセッサ | |
| JPH081595B2 (ja) | マイクロプログラム可能システム | |
| JPS6010380A (ja) | シングルチツプマイクロコンピユ−タ | |
| US4126896A (en) | Microprogrammed large-scale integration (LSI) microprocessor | |
| US5123106A (en) | Multiprocessor system with shared memory includes primary processor which selectively accesses primary local memory and common memories without using arbiter | |
| JP2000347890A (ja) | 半導体装置のテストパタン生成方法およびテストパタン生成装置 | |
| JPS58213362A (ja) | １チツプマイクロコンピユ−タ | |
| JPH0740581B2 (ja) | 半導体集積回路及び製造方法 | |
| JP2536609B2 (ja) | バス選択回路 | |
| JPS55140926A (en) | Address controller of data processor | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| JPS61107591A (ja) | メモリ選択制御回路 | |
| JPH04219045A (ja) | 大規模集積回路装置及び大規模集積回路装置用エミュレータ装置 | |
| JPH07263564A (ja) | 大規模集積回路の設計方法 | |
| JPS5917460B2 (ja) | 計算機の制御装置 | |
| JPH0283642A (ja) | メモリ制御方式 | |
| JPH01304563A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS63219026A (ja) | マイクロコンピユ−タ | |
| JPH01128143A (ja) | マイクロコンピュータシステム | |
| JPS592153A (ja) | １チツプ・マイクロ・プロセツサ | |
| Lucero | Automatic addressing of telemetry channels | |
| JPS60130153A (ja) | 半導体集積回路装置 |