JPH0588973A - シングルチツプマイクロコンピユータ - Google Patents
シングルチツプマイクロコンピユータInfo
- Publication number
- JPH0588973A JPH0588973A JP3248572A JP24857291A JPH0588973A JP H0588973 A JPH0588973 A JP H0588973A JP 3248572 A JP3248572 A JP 3248572A JP 24857291 A JP24857291 A JP 24857291A JP H0588973 A JPH0588973 A JP H0588973A
- Authority
- JP
- Japan
- Prior art keywords
- address
- ram
- chip microcomputer
- program
- external access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000013507 mapping Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】アドレス切り換え制御信号によりＲＡＭと外部
アクセス用ＲＡＭとを同時に他のアドレス領域へ移動さ
せることができる。 【構成】アドレス切り換え制御信号１０９の状態によっ
て、アドレス制御回路１０１により、アドレスりが判断
され、その判断に応じてＲＡＭ１０２または外部アクセ
ス用ＲＡＭ１０３が選択され、データアクセスされる。 【効果】プログラムを作成する際にＲＯＭに対して連続
してプログラムを置くことができるため、プログラムメ
モリの無駄がなくなり、プログラマーがメモリの境界を
意識しないでプログラムを作成することができる。
アクセス用ＲＡＭとを同時に他のアドレス領域へ移動さ
せることができる。 【構成】アドレス切り換え制御信号１０９の状態によっ
て、アドレス制御回路１０１により、アドレスりが判断
され、その判断に応じてＲＡＭ１０２または外部アクセ
ス用ＲＡＭ１０３が選択され、データアクセスされる。 【効果】プログラムを作成する際にＲＯＭに対して連続
してプログラムを置くことができるため、プログラムメ
モリの無駄がなくなり、プログラマーがメモリの境界を
意識しないでプログラムを作成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、内部ＲＡＭおよび外部
とデータアクセス用のＲＡＭ領域を有するシングルチッ
プマイクロコンピュータに関する。
とデータアクセス用のＲＡＭ領域を有するシングルチッ
プマイクロコンピュータに関する。
【０００２】
【従来の技術】シングルチップマイクロコンピュータ
は、ＣＰＵとＲＯＭ、ＲＡＭを１チップにまとめたもの
である。
は、ＣＰＵとＲＯＭ、ＲＡＭを１チップにまとめたもの
である。
【０００３】従来のシングルチップマイクロコンピュー
タは、アドレスバスが１６本のものが多く、そのため、
ＲＯＭ容量の最大は６４Ｋバイトである。
タは、アドレスバスが１６本のものが多く、そのため、
ＲＯＭ容量の最大は６４Ｋバイトである。
【０００４】ところが、最近では、ＲＯＭ容量が６４Ｋ
バイトでは不足するようになってきたので、アドレス本
数を増やす事によってアドレス領域を拡張するようにな
ってきた。アドレス拡張の方式にはバンク拡張方式やリ
ニア拡張方式などがあり、リニア方式が主流になりつつ
ある。
バイトでは不足するようになってきたので、アドレス本
数を増やす事によってアドレス領域を拡張するようにな
ってきた。アドレス拡張の方式にはバンク拡張方式やリ
ニア拡張方式などがあり、リニア方式が主流になりつつ
ある。
【０００５】次に従来例について説明する。図２は従来
例のブロック図である。
例のブロック図である。
【０００６】２０１はアドレス制御回路、２０２はＲＡ
Ｍ、２０３は外部アクセス用ＲＡＭ、２０４，２０５は
アドレスバス、２０６はデータバス、２０７はＲＡＭイ
ネーブル信号、２０８は外部アクセス用ＲＡＭイネーブ
ル信号である。
Ｍ、２０３は外部アクセス用ＲＡＭ、２０４，２０５は
アドレスバス、２０６はデータバス、２０７はＲＡＭイ
ネーブル信号、２０８は外部アクセス用ＲＡＭイネーブ
ル信号である。
【０００７】アドレスバス２０４からアドレスが入力さ
れ、アドレス制御回路２０１に入る。アドレス制御回路
２０１では、そのアドレスがＲＡＭ２０２内のアドレス
か、外部アクセス用ＲＡＭ２０３内のアドレスかを判断
し、ＲＡＭ２０２である場合はＲＡＭイネーブル信号２
０７を出力し、外部アクセス用ＲＡＭ２０３である場合
には外部アクセス用ＲＡＭイネーブル信号を出力する。
れ、アドレス制御回路２０１に入る。アドレス制御回路
２０１では、そのアドレスがＲＡＭ２０２内のアドレス
か、外部アクセス用ＲＡＭ２０３内のアドレスかを判断
し、ＲＡＭ２０２である場合はＲＡＭイネーブル信号２
０７を出力し、外部アクセス用ＲＡＭ２０３である場合
には外部アクセス用ＲＡＭイネーブル信号を出力する。
【０００８】イネーブル信号２０７または２０８によっ
て選択された２０２または２０３のＲＡＭはアドレスバ
ス２０５によりアドレス指定され、指定されたアドレス
のデータがデータバス２０６より出力される。
て選択された２０２または２０３のＲＡＭはアドレスバ
ス２０５によりアドレス指定され、指定されたアドレス
のデータがデータバス２０６より出力される。
【０００９】メモリマッピングの例を図４に示す。
【００１０】
【発明が解決しようとする課題】従来のシングルチップ
マイクロコンピュータは、アドレス容量が最大６４Ｋバ
イトであったため、外部アクセス用ＲＡＭや内部ＲＡＭ
のアドレスがハイアドレス側にマッピングされていたの
で、その製品を６４Ｋバイト以上に拡張した場合、６４
Ｋバイト以内の製品とソフトウェアの互換を取る必要が
あるため、外部アクセス用ＲＡＭや内部ＲＡＭのアドレ
スを変更する事はできない。そのため、従来のＲＯＭ領
域と拡張ＲＯＭ領域との間に隔たりができてしまうた
め、プログラムを作成する場合に、連続してプログラム
を作成する事ができないため、プログラマーはその境界
を意識してプログラムを組まなければならなくなるた
め、プログラマーの負担増につながり、さらに、プログ
ラムの作成サイズによってはメモリに無駄な隙間ができ
てしまう欠点がある。
マイクロコンピュータは、アドレス容量が最大６４Ｋバ
イトであったため、外部アクセス用ＲＡＭや内部ＲＡＭ
のアドレスがハイアドレス側にマッピングされていたの
で、その製品を６４Ｋバイト以上に拡張した場合、６４
Ｋバイト以内の製品とソフトウェアの互換を取る必要が
あるため、外部アクセス用ＲＡＭや内部ＲＡＭのアドレ
スを変更する事はできない。そのため、従来のＲＯＭ領
域と拡張ＲＯＭ領域との間に隔たりができてしまうた
め、プログラムを作成する場合に、連続してプログラム
を作成する事ができないため、プログラマーはその境界
を意識してプログラムを組まなければならなくなるた
め、プログラマーの負担増につながり、さらに、プログ
ラムの作成サイズによってはメモリに無駄な隙間ができ
てしまう欠点がある。
【００１１】
【課題を解決するための手段】本発明のシングルチップ
マイクロコンピュータは、ＲＡＭと外部とのアクセス用
ＲＡＭのアドレスを別のアドレスへ変更する事を可能に
するアドレス切り換え信号を有している。
マイクロコンピュータは、ＲＡＭと外部とのアクセス用
ＲＡＭのアドレスを別のアドレスへ変更する事を可能に
するアドレス切り換え信号を有している。
【００１２】
【実施例】次に本発明のシングルチップマイクロコンピ
ュータの実施例を図面を参照して説明する。
ュータの実施例を図面を参照して説明する。
【００１３】図１は本発明のシングルチップマイクロコ
ンピュータの一実施例のブロック図である。
ンピュータの一実施例のブロック図である。
【００１４】１０１はアドレス制御回路、１０２はＲＡ
Ｍ、１０３は外部アクセス用ＲＡＭ、１０４，１０５は
アドレスバス、１０６はデータバス、１０７はＲＡＭイ
ネーブル信号、１０８は外部アクセス用ＲＡＭイネーブ
ル信号、１０９はアドレス切り換え制御信号である。
Ｍ、１０３は外部アクセス用ＲＡＭ、１０４，１０５は
アドレスバス、１０６はデータバス、１０７はＲＡＭイ
ネーブル信号、１０８は外部アクセス用ＲＡＭイネーブ
ル信号、１０９はアドレス切り換え制御信号である。
【００１５】アドレスバス１０４からアドレスが入力さ
れ、アドレス制御回路１０１に入る。アドレス制御回路
１０１では、アドレス切り換え制御信号１０９の状態に
よって、ローレベルの時は従来と同様に動作し、ハイレ
ベルの時はアドレス領域をある決められた他のアドレス
に変更したあと、そのアドレスがＲＡＭ１０２内のアド
レスか、外部アクセス用ＲＡＭ１０３内のアドレスを判
断し、ＲＡＭ１０２である場合はＲＡＭイネーブル信号
１０７を出力し、外部アクセス用ＲＡＭ１０３である場
合には外部アクセス用ＲＡＭイネーブル信号を出力す
る。
れ、アドレス制御回路１０１に入る。アドレス制御回路
１０１では、アドレス切り換え制御信号１０９の状態に
よって、ローレベルの時は従来と同様に動作し、ハイレ
ベルの時はアドレス領域をある決められた他のアドレス
に変更したあと、そのアドレスがＲＡＭ１０２内のアド
レスか、外部アクセス用ＲＡＭ１０３内のアドレスを判
断し、ＲＡＭ１０２である場合はＲＡＭイネーブル信号
１０７を出力し、外部アクセス用ＲＡＭ１０３である場
合には外部アクセス用ＲＡＭイネーブル信号を出力す
る。
【００１６】イネーブル信号１０７または１０８によっ
て選択された１０２または１０３のＲＡＭはアドレスバ
ス１０５によりアドレス指定され、指定されたアドレス
のデータがデータバス１０６より出力される。
て選択された１０２または１０３のＲＡＭはアドレスバ
ス１０５によりアドレス指定され、指定されたアドレス
のデータがデータバス１０６より出力される。
【００１７】図３にメモリマッピングを示す。
【００１８】上記実施例では、アドレス切り換え手段と
してアドレス切り換え制御信号１本を用いたが、これを
レジスタ化することによってアドレス切り換え制御信号
を複数設ける事により、より多くのアドレスへ変更する
事が可能となる。また、これを１つの命令として設定し
ておけば、ソフトウェアから制御する事が可能となる。
してアドレス切り換え制御信号１本を用いたが、これを
レジスタ化することによってアドレス切り換え制御信号
を複数設ける事により、より多くのアドレスへ変更する
事が可能となる。また、これを１つの命令として設定し
ておけば、ソフトウェアから制御する事が可能となる。
【００１９】
【発明の効果】以上説明したように本発明のシングルチ
ップマイクロコンピュータは、アドレス切り換え制御信
号により、ＲＡＭと外部とのアクセス用ＲＡＭのアドレ
スを別のアドレスへ変更する事ができるため、プログラ
ムの１命令として定義しておけば、その命令実行直後に
アドレスを他の領域へ移動させる事ができるため、プロ
グラムを連続に作成する事ができるため、プログラマー
の負担軽減およびプログラムメモリの無駄がなくなり、
かつ互換性も保たれるなどの効果がある。
ップマイクロコンピュータは、アドレス切り換え制御信
号により、ＲＡＭと外部とのアクセス用ＲＡＭのアドレ
スを別のアドレスへ変更する事ができるため、プログラ
ムの１命令として定義しておけば、その命令実行直後に
アドレスを他の領域へ移動させる事ができるため、プロ
グラムを連続に作成する事ができるため、プログラマー
の負担軽減およびプログラムメモリの無駄がなくなり、
かつ互換性も保たれるなどの効果がある。
【図１】本発明のシングルチップマイクロコンピュータ
の一実施例のブロック図。
の一実施例のブロック図。
【図２】従来例のブロック図。
【図３】本発明の一実施例のメモリマッピング図。
【図４】従来例のメモリマッピング図。
１０１，２０１ アドレス制御回路 １０２，２０２ ＲＡＭ １０３，２０３ 外部アクセス用ＲＡＭ １０４，２０４ アドレスバス １０５，２０５ アドレスバス １０６，２０６ データバス １０７，２０７ ＲＡＭイネーブル信号 １０８，２０８ 外部アクセス用ＲＡＭイネーブル信
号 １０９ アドレス切り換え制御信号
号 １０９ アドレス切り換え制御信号
Claims (1)
- 【請求項１】 内部にＲＡＭおよび外部とデータアクセ
ス用のＲＡＭ領域を有するシングルチップマイクロコン
ピュータにおいて、アドレス切り換え手段を有し、前記
内部ＲＡＭおよび前記外部とのデータアクセス用のＲＡ
Ｍ領域を前記アドレス切り換え手段によって、同時に別
の異なるアドレスへ領域を変更できる事を可能にしたシ
ングルチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248572A JPH0588973A (ja) | 1991-09-27 | 1991-09-27 | シングルチツプマイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248572A JPH0588973A (ja) | 1991-09-27 | 1991-09-27 | シングルチツプマイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0588973A true JPH0588973A (ja) | 1993-04-09 |
Family
ID=17180137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3248572A Pending JPH0588973A (ja) | 1991-09-27 | 1991-09-27 | シングルチツプマイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0588973A (ja) |
-
1991
- 1991-09-27 JP JP3248572A patent/JPH0588973A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792891A (en) | Data processor | |
| US4340932A (en) | Dual mapping memory expansion unit | |
| JPS61139866A (ja) | マイクロプロセツサ | |
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JPS6363938B2 (ja) | ||
| US6584528B1 (en) | Microprocessor allocating no wait storage of variable capacity to plurality of resources, and memory device therefor | |
| JPH0588973A (ja) | シングルチツプマイクロコンピユータ | |
| JPS5827253A (ja) | デ−タ処理装置 | |
| JP4015867B2 (ja) | アドレス信号出力装置 | |
| JPS645341B2 (ja) | ||
| KR930004901B1 (ko) | 디램을 사용한 컴퓨터 시스템의 메모리 제어장치 | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JPS63228498A (ja) | 半導体記憶装置 | |
| JPS6343563Y2 (ja) | ||
| JPS63646A (ja) | メモリアクセス待ち制御回路 | |
| JPH08110900A (ja) | シングルチップマイクロコンピュータ | |
| JPS6031662A (ja) | アドレス制御回路 | |
| JPS6336346A (ja) | バンク切替回路 | |
| JPH03167651A (ja) | バス制御方式 | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH0261749A (ja) | データ転送装置 | |
| JPS6029418B2 (ja) | メモリ−使用方法 | |
| JPH01224853A (ja) | メモリ制御装置 | |
| JPH03211641A (ja) | メモリ装置のアドレス指定方法 | |
| JPH03118648A (ja) | Ｃｐｕ制御におけるメモリ領域の有効活用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000222 |