JPS58213362A - １チツプマイクロコンピユ−タ - Google Patents
１チツプマイクロコンピユ−タInfo
- Publication number
- JPS58213362A JPS58213362A JP57097302A JP9730282A JPS58213362A JP S58213362 A JPS58213362 A JP S58213362A JP 57097302 A JP57097302 A JP 57097302A JP 9730282 A JP9730282 A JP 9730282A JP S58213362 A JPS58213362 A JP S58213362A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- selection
- input
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はｌテップマイクロコンピュータ（以下ｌテップ
マイ妻マコンと略称丁る）Ｃ二関丁る。
マイ妻マコンと略称丁る）Ｃ二関丁る。
１テツグマイコンは、コンピュータとシテの基本機能で
あるプログラムメモリ（リードオンリメモリ： ＲＯＭ
が弔いら几る）、データメモリ（ランダムアクセスメモ
リ：ＲＡＭが用いられる）、演算装置（ＣＰＵ）、入出
力Ｊ ｉＭ （ Ｉ／Ｏ／−｝）等が１個の半導体チッ
プ上Ｃ二集積されたものである。そして、従来のｌチッ
プマイコンは、たとえば第１図（二示すようにプログラ
ムメモリ【；１種類の！ログラムＰ′ｂＸｉＦき込まれ
ており、リセット後Ｃ；グログラムメモリのアドレスの
特定番地からプログラムＰの実行を開始するものであり
、上記プログラムＰの内容はマイコンの用途Ｃ二応じて
決まる。この場合、マイコンのユーザによって必要とす
るプログラムサイズが異なり、また必要とするデータメ
モリサイズが異なるなどの理由Ｃ二より、メーカ側）エ
メそりサイズが異なる（たとえばＩＫ、１．５Ｋ。
あるプログラムメモリ（リードオンリメモリ： ＲＯＭ
が弔いら几る）、データメモリ（ランダムアクセスメモ
リ：ＲＡＭが用いられる）、演算装置（ＣＰＵ）、入出
力Ｊ ｉＭ （ Ｉ／Ｏ／−｝）等が１個の半導体チッ
プ上Ｃ二集積されたものである。そして、従来のｌチッ
プマイコンは、たとえば第１図（二示すようにプログラ
ムメモリ【；１種類の！ログラムＰ′ｂＸｉＦき込まれ
ており、リセット後Ｃ；グログラムメモリのアドレスの
特定番地からプログラムＰの実行を開始するものであり
、上記プログラムＰの内容はマイコンの用途Ｃ二応じて
決まる。この場合、マイコンのユーザによって必要とす
るプログラムサイズが異なり、また必要とするデータメ
モリサイズが異なるなどの理由Ｃ二より、メーカ側）エ
メそりサイズが異なる（たとえばＩＫ、１．５Ｋ。
２に、３にバイト・・・）が、同一のアーキテクチャを
有する数種類のマイコンの提供、いわゆるファミリ展開
を行なうのが普通である。
有する数種類のマイコンの提供、いわゆるファミリ展開
を行なうのが普通である。
ところで、昨今の傾向として商品は少量多品種化Ｃ二回
っており、マイコンＣ二ついても同様すことか言える。
っており、マイコンＣ二ついても同様すことか言える。
しかし、１チツプマイコンのような半導体製品は大量生
産Ｃ：適し、小量チ品種の生産は経済的（二不利である
。特（＝、１テップ点で７”Ｃ７グラムＣ二より定まる
用途に専用化させ ′るので、小量生産の用途Ｃ：対し
ては消去可能なプログラマブルＲＯＭ （ｇＰＲＯＭ）
を有するマイコン等で多品種に対応せざるを得す、製品
コストが高くなる。こｎｔ二対して、ｌチップマイコン
の小量生産を大量生産と同様Ｃ二行なうと、過剰生産分
は破棄せざるを得なくなる。いずれにしても、小量生産
の場８（二は、上述したような種々の問題があり、しか
もメモリサイズを変えた多くのプアミリを用意しなけれ
ばならず、メーカとしては小量生産の場９にも大量生産
と同様（二１１１のマスクパターンを用意しなければな
らない点で生産管理上問題が多かった。
産Ｃ：適し、小量チ品種の生産は経済的（二不利である
。特（＝、１テップ点で７”Ｃ７グラムＣ二より定まる
用途に専用化させ ′るので、小量生産の用途Ｃ：対し
ては消去可能なプログラマブルＲＯＭ （ｇＰＲＯＭ）
を有するマイコン等で多品種に対応せざるを得す、製品
コストが高くなる。こｎｔ二対して、ｌチップマイコン
の小量生産を大量生産と同様Ｃ二行なうと、過剰生産分
は破棄せざるを得なくなる。いずれにしても、小量生産
の場８（二は、上述したような種々の問題があり、しか
もメモリサイズを変えた多くのプアミリを用意しなけれ
ばならず、メーカとしては小量生産の場９にも大量生産
と同様（二１１１のマスクパターンを用意しなければな
らない点で生産管理上問題が多かった。
本発明は上記の事ｆ′＃（二鑑みてなさ几たもので、１
つの用途当たりの生産量が少なくても比較的Ｃ二経済的
Ｃ二生産し得るｌテップマイクロコンピュータを提供す
るものである。
つの用途当たりの生産量が少なくても比較的Ｃ二経済的
Ｃ二生産し得るｌテップマイクロコンピュータを提供す
るものである。
〔発明の概要）
すなわち、本発明の１チツプマイコンは、１個のプログ
ラムメモリに相異なる複数種類のプログラムを書き込ん
で、複数の用途を有するように専用化しておき、予めあ
るいは使用Ｃ［して用途に応じたプログラムのアドレス
を指定し得るようＣ二したものである。
ラムメモリに相異なる複数種類のプログラムを書き込ん
で、複数の用途を有するように専用化しておき、予めあ
るいは使用Ｃ［して用途に応じたプログラムのアドレス
を指定し得るようＣ二したものである。
したがって、同一チップで複数の用途Ｃ二対応でき、１
用途当りの生産量が少なくても複数の用途（二ついてみ
れば所要の生産量を確保できるようになり、７アミリ数
を減らすことができ、経済的な生産が可能Ｃ二なる。こ
の場合、プログラムサイズの大きさに応じてＲＯＭのメ
モリサイズの大きなものを用いる必要が生じ、チップサ
イズが犠牲Ｃ二なることもあり得るが、この問題は現在
のＬＳＩ技術では極めて容易に解決できる。
用途当りの生産量が少なくても複数の用途（二ついてみ
れば所要の生産量を確保できるようになり、７アミリ数
を減らすことができ、経済的な生産が可能Ｃ二なる。こ
の場合、プログラムサイズの大きさに応じてＲＯＭのメ
モリサイズの大きなものを用いる必要が生じ、チップサ
イズが犠牲Ｃ二なることもあり得るが、この問題は現在
のＬＳＩ技術では極めて容易に解決できる。
以下、図面を参照して本発明の一実施例を詳細（二説明
する。
する。
第２図はｌチップマイコンのプログラム“メモリｍおよ
びそのアドレス回路部を示すものである。上記！ログラ
ムメモ７ｚｔｔはたとえば第３図ｉ二示すよう一１６進
数Ｈで７ＦＦバイトのメモリサイズであり、・−こ【二
は相異なるたとえば２個のプログラムＰ、、Ｐ、が書き
込まれている。
びそのアドレス回路部を示すものである。上記！ログラ
ムメモ７ｚｔｔはたとえば第３図ｉ二示すよう一１６進
数Ｈで７ＦＦバイトのメモリサイズであり、・−こ【二
は相異なるたとえば２個のプログラムＰ、、Ｐ、が書き
込まれている。
丁なわち、たとえばアドレス０ＯＯＨ〜４ ＦＦＨ（二
第１グロダラムＰ０が、またアドレス７ Ｆ’Ｆ’Ｈ〜
６００ＨＣ第２グログラムＰ、が格納されている。一方
、前記アドレス回路部（二おいては、アドレスランチ１
１の出力がプログラム選択回路手段たとえばアドレスマ
ルチプレクサ１２【二導かれ、このマルチグレクｆ１２
の出力がアドレスデコーダ７ＪＣ導かれるよう【二なっ
ている。
第１グロダラムＰ０が、またアドレス７ Ｆ’Ｆ’Ｈ〜
６００ＨＣ第２グログラムＰ、が格納されている。一方
、前記アドレス回路部（二おいては、アドレスランチ１
１の出力がプログラム選択回路手段たとえばアドレスマ
ルチプレクサ１２【二導かれ、このマルチグレクｆ１２
の出力がアドレスデコーダ７ＪＣ導かれるよう【二なっ
ている。
上記マルチグレクｆ１２は、たとえば排他的オア回路か
らなり、このオア回路の一方入力として前記アドレスラ
ッチ１１の出力が導かれ、他方入力としてプログラム選
択制御入力たとえば選択信号′″ｌ′′または′０”が
導かれる。これ（二よって、マルチプレクサ１２は、前
記選択信号が＠Ｏ″のとき（二はアドレスラッチＩＩか
らの入力をそのままの論理レベルで出力させ、選択信号
が＠１″のときはアドレスラッチ１１からの入力をその
論理レベルを反転させて出力するようＣ二なっている。
らなり、このオア回路の一方入力として前記アドレスラ
ッチ１１の出力が導かれ、他方入力としてプログラム選
択制御入力たとえば選択信号′″ｌ′′または′０”が
導かれる。これ（二よって、マルチプレクサ１２は、前
記選択信号が＠Ｏ″のとき（二はアドレスラッチＩＩか
らの入力をそのままの論理レベルで出力させ、選択信号
が＠１″のときはアドレスラッチ１１からの入力をその
論理レベルを反転させて出力するようＣ二なっている。
そして、上述したようなプログラムＰ１またはＰ、の選
択【：応じて選択信号１０”または１”をたとえばパッ
ケージの外部ピンから供給できるようＣ１本のコントθ
−ルライン１４および１個のパッド端子１５か設けられ
ており、この端子１５が上記外部ピン【；接続されてい
る。
択【：応じて選択信号１０”または１”をたとえばパッ
ケージの外部ピンから供給できるようＣ１本のコントθ
−ルライン１４および１個のパッド端子１５か設けられ
ており、この端子１５が上記外部ピン【；接続されてい
る。
而して、上記ｌチップマイコンの用途Ｃ二対応してたと
えば第１プログラムＰ□を選択する場合には、マイコン
の使用時（二選択信号″Ｏ”を供給しておくことによっ
て、アドレスラッチＩＩからの出力がそのままの論理レ
ベルでマルテグレクｆ１２を経てアドレスデコーダ１３
に導かｎるので、リセット後にアドレスランチ１１の出
力データが０００Ｈｃなり、プログラムメモリｍのアド
レス０ＯＯＨからプログラムＰＫ の実行を開始するよ
うＣ二なる。
えば第１プログラムＰ□を選択する場合には、マイコン
の使用時（二選択信号″Ｏ”を供給しておくことによっ
て、アドレスラッチＩＩからの出力がそのままの論理レ
ベルでマルテグレクｆ１２を経てアドレスデコーダ１３
に導かｎるので、リセット後にアドレスランチ１１の出
力データが０００Ｈｃなり、プログラムメモリｍのアド
レス０ＯＯＨからプログラムＰＫ の実行を開始するよ
うＣ二なる。
こｔＬ［二対して、１チツプマイコンの用途に対応して
第２プログラムＰ２を選択する場合（二は、マイコンの
使用時に選択信号″１”を供給しておくこと（二よって
、アドレスラッチ１１からの出力の論理レベルがマルテ
プレクｆ１２で反転されてアドレスデボ−／１３に導か
れるので、リセット後にアドレスラッチ１１の出力デー
タが０００ Ｈ＋二なるとアドレスマルチプレクサ１２
の出力データは１１１１・・・（２進数）となり、アド
レスデコーダ１３は最大番地（本例で１−１７ＦＦＨ）
を指定し、これによってプログラムＰ、の実行を開始す
るようＣ二なる。
第２プログラムＰ２を選択する場合（二は、マイコンの
使用時に選択信号″１”を供給しておくこと（二よって
、アドレスラッチ１１からの出力の論理レベルがマルテ
プレクｆ１２で反転されてアドレスデボ−／１３に導か
れるので、リセット後にアドレスラッチ１１の出力デー
タが０００ Ｈ＋二なるとアドレスマルチプレクサ１２
の出力データは１１１１・・・（２進数）となり、アド
レスデコーダ１３は最大番地（本例で１−１７ＦＦＨ）
を指定し、これによってプログラムＰ、の実行を開始す
るようＣ二なる。
上述したようＣ二、外部ピンから選択信号を供給するこ
とＣ；より、ユーザは１テツプマイコンを２種類の用途
（二選択的に使用できる。
とＣ；より、ユーザは１テツプマイコンを２種類の用途
（二選択的に使用できる。
なお、前記選択信号の与え方は上記実施例【二限らず、
たとえば１チツプマイコンの製造Ｃ二線してｔンデイン
グ時【二前記コントロールライン１４のΔラド端子１５
を使用プログラムＰ□ 。
たとえば１チツプマイコンの製造Ｃ二線してｔンデイン
グ時【二前記コントロールライン１４のΔラド端子１５
を使用プログラムＰ□ 。
ＰｔＣ応して″ｌＯ″レベルパッ）’、”１”レベル１
ツドＣ二接続しておいてもよい。
ツドＣ二接続しておいてもよい。
また、上記実施例は２種類のプログラムＰ１、Ｐｔを格
納したが、３種類以上のプログラムＰ１ ＃Ｐ、、Ｐ、
・・・を格納しておき、使用するプログラム（二応じて
そのスタートアドレスをリセット後に指定するように構
成しておくことにより、テップを一層有効に利用できる
ようＣ二なる。この場合≦二は、たとえばアドレスラッ
チとアドレスデコーダとの間ζニアドレス加算回路を挿
入しておき、使用プログラムに応じて上記加算回路の一
方の入力の大きさを変えることＣ二よって使用プログラ
ムを選択するよう（二すればよい、そして、上記加算回
路の一方の入力（２ｒフセットｒ−タ）の与え方として
は、マイコンの製造段階（二おいて複数の入力発生回路
をチップ内（二設けておき、そのうちの１個を回路接続
しておけばよい、あるい゛は、使用時に外部ピンから選
択入力を与え、この選択人力Ｃ二応じて前記チップ内の
複数の入力発生回路を選択して前記アドレス加算回路の
一方の入力として与える回路手段をチップ内に設けてお
いてもよい、このように外部ピンから選択入力を与える
場合、この外部ピンとしてたとえば他の入力機能が割り
当てられたピンを兼用し得るようＣ二、この機能別（二
互い（二独立に動作可能な入力回路をチップ内（二設け
ておくようＣ二してもよい。
納したが、３種類以上のプログラムＰ１ ＃Ｐ、、Ｐ、
・・・を格納しておき、使用するプログラム（二応じて
そのスタートアドレスをリセット後に指定するように構
成しておくことにより、テップを一層有効に利用できる
ようＣ二なる。この場合≦二は、たとえばアドレスラッ
チとアドレスデコーダとの間ζニアドレス加算回路を挿
入しておき、使用プログラムに応じて上記加算回路の一
方の入力の大きさを変えることＣ二よって使用プログラ
ムを選択するよう（二すればよい、そして、上記加算回
路の一方の入力（２ｒフセットｒ−タ）の与え方として
は、マイコンの製造段階（二おいて複数の入力発生回路
をチップ内（二設けておき、そのうちの１個を回路接続
しておけばよい、あるい゛は、使用時に外部ピンから選
択入力を与え、この選択人力Ｃ二応じて前記チップ内の
複数の入力発生回路を選択して前記アドレス加算回路の
一方の入力として与える回路手段をチップ内に設けてお
いてもよい、このように外部ピンから選択入力を与える
場合、この外部ピンとしてたとえば他の入力機能が割り
当てられたピンを兼用し得るようＣ二、この機能別（二
互い（二独立に動作可能な入力回路をチップ内（二設け
ておくようＣ二してもよい。
また、複数のプログラム区二共通のサブルーチンを特定
のアドレス領域へ格納するよう≦二してもよい。
のアドレス領域へ格納するよう≦二してもよい。
上述したような１テツプマイコンによれば、同一チップ
で複数の用途のうち所望の用途（二対応でき、■用途当
たりの生産量が少なくても各用途の合計量としては所要
の生産量となり、大量生産Ｃ二より安価Ｃ：提供できる
ようＣ二なる。そして、このようなｌチップマイコンを
データメモリサイズによりファミリ展開を行なう場合、
従来のようＣ１用途毎【二７アミリー展開を行なう場合
の７アミヲ数の密計こ比べて少なＩ／）ファミリ数で済
む。なお、プログラムメモリ（二複数種類のプログラム
を格納、することは、１種類のプログラムのみを格納す
るのに比べてグログラムメモリサイズを大きくする（あ
るいは大きなグログラムメモリサイズの汎用のｌテップ
マイコンＣニブログラムを書き込んで専用化する。）必
要が生じる場合もあるが、この場合Ｃニテップサイズが
多少犠牲Ｃ二なったとしても現在のＬＳＩ生産技術ｆ二
よればこれＣ二伴なうコストアップは僅かである。
で複数の用途のうち所望の用途（二対応でき、■用途当
たりの生産量が少なくても各用途の合計量としては所要
の生産量となり、大量生産Ｃ二より安価Ｃ：提供できる
ようＣ二なる。そして、このようなｌチップマイコンを
データメモリサイズによりファミリ展開を行なう場合、
従来のようＣ１用途毎【二７アミリー展開を行なう場合
の７アミヲ数の密計こ比べて少なＩ／）ファミリ数で済
む。なお、プログラムメモリ（二複数種類のプログラム
を格納、することは、１種類のプログラムのみを格納す
るのに比べてグログラムメモリサイズを大きくする（あ
るいは大きなグログラムメモリサイズの汎用のｌテップ
マイコンＣニブログラムを書き込んで専用化する。）必
要が生じる場合もあるが、この場合Ｃニテップサイズが
多少犠牲Ｃ二なったとしても現在のＬＳＩ生産技術ｆ二
よればこれＣ二伴なうコストアップは僅かである。
上述したよう（二本発明の１テツ！マイコンＣ二よれば
、１つの用途当たりの生産量が少なくても比較的に経済
的Ｃ；生産することができ、最近の商品の多品種少量化
傾向−適応している。
、１つの用途当たりの生産量が少なくても比較的に経済
的Ｃ；生産することができ、最近の商品の多品種少量化
傾向−適応している。
＠１図は従来のｌチッグマイコン（二おけるプログラム
メモリのプログラム格納状態を示す図、第２図は本発明
Ｃ；係る１テツグマイコンの一実施例の要部を示す構成
説明図、第３図は第２図のプログラムメモリのプログラ
ム格納状態の一例を本図である。 ＩＯ・・・プログラムメモリ、１２・・・アドレスマル
チブレフサ、１４°・・コントロールライン、１５・・
・パッド端子、Ｐ、、Ｐ、・・・プログラム。
メモリのプログラム格納状態を示す図、第２図は本発明
Ｃ；係る１テツグマイコンの一実施例の要部を示す構成
説明図、第３図は第２図のプログラムメモリのプログラ
ム格納状態の一例を本図である。 ＩＯ・・・プログラムメモリ、１２・・・アドレスマル
チブレフサ、１４°・・コントロールライン、１５・・
・パッド端子、Ｐ、、Ｐ、・・・プログラム。
Claims (3)
- （１）グロダラムメモリ、データメモリ、演算装置、入
出力装置等が１個の半導体テップ上に集積されてなるｌ
デツプマイクロコンピュータにおいて、前記プログラム
メモリは複数種類のプログラムが格納されており、この
プログラムメモリのアドレス回路部に設けられ前記複数
のプログラムのつちの１個を選択指定する選択回路手段
と、この選択回路手段に選択制御入力を導く選択入力手
段とを具備することを特徴とするＩｆッグマイクロコン
♂二一タ。 - （２） 前記選択入力手段は、外部ビンに外部から与
えられる選択信号をそのままあるいは信号処理したのち
前記選択回路手段Ｃ二環くことを特徴とする特許 １テツグマイクロコンピユータ。 - （３） 前記プログラムメモリには、アドレスのｒＯ
Ｊ番地側から第１プログラムＰ８が格納され、アドレス
の最大番地側から第２グログラムＰ，が格納されており
、前記選択回路手段は選択制御入力の論理レベル【；応
じ℃アドレス信号入力をそのままもしくは反転させて通
過させることを特徴とする前記特許請求の範ＦＭ第１ｉ
！ｉ記載の１チツプマイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57097302A JPS58213362A (ja) | 1982-06-07 | 1982-06-07 | １チツプマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57097302A JPS58213362A (ja) | 1982-06-07 | 1982-06-07 | １チツプマイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213362A true JPS58213362A (ja) | 1983-12-12 |
Family
ID=14188687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57097302A Pending JPS58213362A (ja) | 1982-06-07 | 1982-06-07 | １チツプマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213362A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159564A (ja) * | 1984-08-30 | 1986-03-27 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS61161559A (ja) * | 1985-01-10 | 1986-07-22 | Nec Corp | マイクロコンピユ−タ |
| JPS6228999A (ja) * | 1985-07-29 | 1987-02-06 | Casio Comput Co Ltd | 音声録音装置 |
| JPS6269317A (ja) * | 1985-09-20 | 1987-03-30 | Matsushita Electric Ind Co Ltd | マイクロプロセツサ |
| JPH06103157A (ja) * | 1992-06-03 | 1994-04-15 | Internatl Business Mach Corp <Ibm> | 記憶空間管理方法 |
-
1982
- 1982-06-07 JP JP57097302A patent/JPS58213362A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159564A (ja) * | 1984-08-30 | 1986-03-27 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS61161559A (ja) * | 1985-01-10 | 1986-07-22 | Nec Corp | マイクロコンピユ−タ |
| JPS6228999A (ja) * | 1985-07-29 | 1987-02-06 | Casio Comput Co Ltd | 音声録音装置 |
| JPS6269317A (ja) * | 1985-09-20 | 1987-03-30 | Matsushita Electric Ind Co Ltd | マイクロプロセツサ |
| JPH06103157A (ja) * | 1992-06-03 | 1994-04-15 | Internatl Business Mach Corp <Ibm> | 記憶空間管理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10318195B2 (en) | Memory system having a plurality of types of memory chips and a memory controller for controlling the memory chips | |
| US4315321A (en) | Method and apparatus for enhancing the capabilities of a computing system | |
| JPS5919367A (ja) | メモリ付ゲ−トアレイ | |
| JPS61170828A (ja) | マイクロプログラム制御装置 | |
| JPS58213362A (ja) | １チツプマイクロコンピユ−タ | |
| JPH03209543A (ja) | パーソナルコンピュータ | |
| JPS58158759A (ja) | 情報処理装置 | |
| JPS55115155A (en) | One chip multi-microcomputer | |
| JPS6362778B2 (ja) | ||
| JPS58219645A (ja) | マイクロコンピユ−タ | |
| JP3665349B2 (ja) | 集積回路 | |
| JP2004070461A (ja) | メモリアクセス制御方式 | |
| JPS5971557A (ja) | 半導体集積回路装置 | |
| JPS63115252A (ja) | マイコンの構成法 | |
| JP2570438B2 (ja) | 割込みコントローラ | |
| JPS62221062A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS6230658B2 (ja) | ||
| JPS6339945B2 (ja) | ||
| JPH0232435A (ja) | アドレス制御装置 | |
| JPS644220B2 (ja) | ||
| JPH0377158A (ja) | マイクロプロセッサ | |
| JPH02105952A (ja) | 不揮発性ｒａｍのストア信号制御回路 | |
| JPS59117651A (ja) | シングルチツプマイクロコンピユ−タのメモリ拡張回路 | |
| JPS6354630A (ja) | デ−タ処理装置 | |
| JPS60200358A (ja) | 情報処理システム |