JPS6010457B2 - マイクロプロセッサ制御ｐｌｌ - Google Patents
マイクロプロセッサ制御ｐｌｌInfo
- Publication number
- JPS6010457B2 JPS6010457B2 JP54110991A JP11099179A JPS6010457B2 JP S6010457 B2 JPS6010457 B2 JP S6010457B2 JP 54110991 A JP54110991 A JP 54110991A JP 11099179 A JP11099179 A JP 11099179A JP S6010457 B2 JPS6010457 B2 JP S6010457B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- output
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロプロセツサの制御のもとに入出力の
位相差に応じて発振周波数を変化させるごとく帰還制御
を行なう、マイクロプロセツサ制御ＰＬＬ‘こ関するも
のである。
位相差に応じて発振周波数を変化させるごとく帰還制御
を行なう、マイクロプロセツサ制御ＰＬＬ‘こ関するも
のである。
ＰＬＬ（フェィズもロツクドリレープ）は、入出力の位
相差に応じて電圧制御発振器ＶＣＯの発振周波数を変化
させることによって、ＶＣＯの発振周波数を一定に保つ
ように帰還制御を行なうものであって、入力信号に追従
した発振周波数信号を得る目的で使用されている。
相差に応じて電圧制御発振器ＶＣＯの発振周波数を変化
させることによって、ＶＣＯの発振周波数を一定に保つ
ように帰還制御を行なうものであって、入力信号に追従
した発振周波数信号を得る目的で使用されている。
第１図は従来のＰＬＬの構成を示すブロツク図である。
同図において１は電圧制御発振器（ＶＣＯ）で、入力電
圧に応じた周波数の信号を発振し出力する。
圧に応じた周波数の信号を発振し出力する。
位相比較器２はＶＣＯ出力信号位相の。と基準入力信号
位相のｉとを比較して、位相差に応じた出力を生じる。
この位相差信号は低域炉波器（ＬＰＦ）３を経て高周波
数成分を除去されたのちＶＣＯＩに帰還されてその発振
周波数を変化させる。このようにして帰還制御が行なわ
れる結果、ＶＣＯＩの発振出力信号位相は入力信号位相
に一致するように制御される。しかしながらこのような
従来のＰＬＬ‘こおいては、ＰＬＬを構成する帰還制御
ループの特性、例えばループゲイン等を容易に変更する
ことができないだけでなく、高安定度のＶＣＯを実現す
ることが困難である等の欠点があり、従って十分な制御
精度を有するＰＬＬを構成することが難しかった。
位相のｉとを比較して、位相差に応じた出力を生じる。
この位相差信号は低域炉波器（ＬＰＦ）３を経て高周波
数成分を除去されたのちＶＣＯＩに帰還されてその発振
周波数を変化させる。このようにして帰還制御が行なわ
れる結果、ＶＣＯＩの発振出力信号位相は入力信号位相
に一致するように制御される。しかしながらこのような
従来のＰＬＬ‘こおいては、ＰＬＬを構成する帰還制御
ループの特性、例えばループゲイン等を容易に変更する
ことができないだけでなく、高安定度のＶＣＯを実現す
ることが困難である等の欠点があり、従って十分な制御
精度を有するＰＬＬを構成することが難しかった。
本発明はこのような従来技術の欠点を除去しようとする
ものであって、その目的は藤発振器の発振出力信号を分
周するカウン外こおける入力クロツクを、マイクロプロ
セツサからの指示によって増加させ、または減少させる
ことによってカゥンタ出力における位相を制御すること
によって帰還制御ループを構成し、これによって所望の
特性のもとに高精度の制御を行なうことができるＰＬＬ
を提供することにある。この目的を達成するため本発明
のマイクロプロセツサ制御ＰＬＬにおいては、固定周波
数の信号を発生する手段、該固定周波数の信号を計数し
て一定カウントごとに桁上げ出力を発生する第１のカゥ
ンタ、該第１のカウンタの出力信号を分間する第２のカ
ウンタ、該第２のカゥンタの出力信号と入力信号との位
相差を検出して入力信号パルスの入力ごとに譲位相差に
応じた値を求めるとともに該第１のカウンタの入力信号
の周波数を増加すべきか減少すべきか判定するマイクロ
プロセツサト該マイクロプロセツサの判定結果により、
該第１のカウン夕の入力パルス間にパルスを１個加算又
は入力パルスを１個阻止するように制御されるゲ−ト手
段とを具え、該マイクロプロセツサが求めた値により該
第１のカウンタの桁上げ出力回数に対する該ゲート手段
の制御回数を定め該第２のカウンタの出力信号位相を入
力信号位相に対して追従制御することを特徴としている
。以下実施例について説明する。
ものであって、その目的は藤発振器の発振出力信号を分
周するカウン外こおける入力クロツクを、マイクロプロ
セツサからの指示によって増加させ、または減少させる
ことによってカゥンタ出力における位相を制御すること
によって帰還制御ループを構成し、これによって所望の
特性のもとに高精度の制御を行なうことができるＰＬＬ
を提供することにある。この目的を達成するため本発明
のマイクロプロセツサ制御ＰＬＬにおいては、固定周波
数の信号を発生する手段、該固定周波数の信号を計数し
て一定カウントごとに桁上げ出力を発生する第１のカゥ
ンタ、該第１のカウンタの出力信号を分間する第２のカ
ウンタ、該第２のカゥンタの出力信号と入力信号との位
相差を検出して入力信号パルスの入力ごとに譲位相差に
応じた値を求めるとともに該第１のカウンタの入力信号
の周波数を増加すべきか減少すべきか判定するマイクロ
プロセツサト該マイクロプロセツサの判定結果により、
該第１のカウン夕の入力パルス間にパルスを１個加算又
は入力パルスを１個阻止するように制御されるゲ−ト手
段とを具え、該マイクロプロセツサが求めた値により該
第１のカウンタの桁上げ出力回数に対する該ゲート手段
の制御回数を定め該第２のカウンタの出力信号位相を入
力信号位相に対して追従制御することを特徴としている
。以下実施例について説明する。
第２図は本発明のマイクロプロセツサ缶雌荘ＬＬの一実
施例の構成を示すブロツク図「第３図は第２図における
各部の動作波形を示すタイムチャートである。
施例の構成を示すブロツク図「第３図は第２図における
各部の動作波形を示すタイムチャートである。
第２図において、富富は固定周波数発振器、翼２は入力
端子「 亀３は２分周器（ＩＪ２）、１４６まインヒビ
ツト回路「 亀５Ｇまアンド回路、亀６はオア回路「
ＩＴは靴進カウンタ「 １蟹はｎ進カウンタト１９は出
力端子、２８Ｇま立上り検出回路も２亀はフリツプフロ
ツプ、２２は割込みバス、露３はマイクロプロセツサ、
２４はＮ進ダウンカウンタ、２６はしジスタ、蟹６はデ
ータバスト２守はアドレスバス「２蟹はデコーダ「２貫
はフリツプ３フロツプ、３８Ｆまアンド回路「 ３Ｗま
フリツプフロツプ、３２はアンド回路ト藷鮒まインヒビ
ツト回路「 ３＆はアンド回路である。
端子「 亀３は２分周器（ＩＪ２）、１４６まインヒビ
ツト回路「 亀５Ｇまアンド回路、亀６はオア回路「
ＩＴは靴進カウンタ「 １蟹はｎ進カウンタト１９は出
力端子、２８Ｇま立上り検出回路も２亀はフリツプフロ
ツプ、２２は割込みバス、露３はマイクロプロセツサ、
２４はＮ進ダウンカウンタ、２６はしジスタ、蟹６はデ
ータバスト２守はアドレスバス「２蟹はデコーダ「２貫
はフリツプ３フロツプ、３８Ｆまアンド回路「 ３Ｗま
フリツプフロツプ、３２はアンド回路ト藷鮒まインヒビ
ツト回路「 ３＆はアンド回路である。
第２図において「 富山ま例えば水晶発振器のごとき高
安定度を有する固定周波数発振器であつ多て「その発振
周波数は入力端子竃２における入力信号周波数をｆｏと
したとき、２ｈｎｆｏ（ｍ「 ｎは正の整数）である。
安定度を有する固定周波数発振器であつ多て「その発振
周波数は入力端子竃２における入力信号周波数をｆｏと
したとき、２ｈｎｆｏ（ｍ「 ｎは正の整数）である。
第３図においてａは固定周波数発振器１ １の出力信号
２ｈｎらを示している。発振器１１の出力信号は２分周
器（１／２）１３に加えられて２分周され、１８０ｏ位
相の異なる２信号ぐ，，◇２を生じる。第３図において
ｂ，ｃはそれぞれ信号で，，Ｊ２ を示している。信号
◇・，で２はインヒビツト回路１４、アンド回路１５お
よびオア回１６を経て通常は信号？，のみが選択されて
ｍ進カウンタ１７に加えられ、ｍ分周されて周波数ｍｏ
の信号を生じる。この信号はさらにｎ進カウンタ１８に
加えられてｎ分周されて０周波数らの信号を生じる。こ
の信号は出力端子１９に出力される。入力端子１２に加
えられた入力信号ｆｏは、立上り検出回路２０において
立上りを検出されて、その出力ごとにフリツプフロツプ
２１をセツトする。
２ｈｎらを示している。発振器１１の出力信号は２分周
器（１／２）１３に加えられて２分周され、１８０ｏ位
相の異なる２信号ぐ，，◇２を生じる。第３図において
ｂ，ｃはそれぞれ信号で，，Ｊ２ を示している。信号
◇・，で２はインヒビツト回路１４、アンド回路１５お
よびオア回１６を経て通常は信号？，のみが選択されて
ｍ進カウンタ１７に加えられ、ｍ分周されて周波数ｍｏ
の信号を生じる。この信号はさらにｎ進カウンタ１８に
加えられてｎ分周されて０周波数らの信号を生じる。こ
の信号は出力端子１９に出力される。入力端子１２に加
えられた入力信号ｆｏは、立上り検出回路２０において
立上りを検出されて、その出力ごとにフリツプフロツプ
２１をセツトする。
フリツプフロツプ２１の出力信号は、割込みバス２２を
経てマイクロプロセツサ２３に割込みをかける。マイク
ロプロセツサ２３は、割込みがかけられたときアンド回
路３４を指定するため、アドレスバス上にアンド回路３
４のアドレス信号を載せる。デコーダ２８はアドレスバ
ス上のアドレス信号をデコードし、アンド回路３４を開
くための信号を送出してｎ進カワン夕１８の計数値を議
込み〜これによって周波数を変えるべき量と、周波数を
増加させるべきかまたは減少させるべきかを判断する。
そして周波数を変えるべき量をＮ進ダウンカウン夕２４
に、また周波数を増加させるべきか減少させるべきかに
応じてプラスまたはマイナスをレジスタ傘ＳＩこ書込む
。これらのデータの書込みはデータバス２８を通じて行
なわれ「またアドレスの指定はアドレスバス空すを経て
デコーダ２溝を介して行なわれる。マイクロプロセツサ
２３のアドレス指定によＧｔデコーダ２８を介してフリ
ツプフロツブ２塁がセツトされるとトアンド回路３０を
経てｍ進カウンタ富貴の出力信号ｎもがＮ進ダウンカウ
ンタ率鮒こ入力されて〜計数を開始する。
経てマイクロプロセツサ２３に割込みをかける。マイク
ロプロセツサ２３は、割込みがかけられたときアンド回
路３４を指定するため、アドレスバス上にアンド回路３
４のアドレス信号を載せる。デコーダ２８はアドレスバ
ス上のアドレス信号をデコードし、アンド回路３４を開
くための信号を送出してｎ進カワン夕１８の計数値を議
込み〜これによって周波数を変えるべき量と、周波数を
増加させるべきかまたは減少させるべきかを判断する。
そして周波数を変えるべき量をＮ進ダウンカウン夕２４
に、また周波数を増加させるべきか減少させるべきかに
応じてプラスまたはマイナスをレジスタ傘ＳＩこ書込む
。これらのデータの書込みはデータバス２８を通じて行
なわれ「またアドレスの指定はアドレスバス空すを経て
デコーダ２溝を介して行なわれる。マイクロプロセツサ
２３のアドレス指定によＧｔデコーダ２８を介してフリ
ツプフロツブ２塁がセツトされるとトアンド回路３０を
経てｍ進カウンタ富貴の出力信号ｎもがＮ進ダウンカウ
ンタ率鮒こ入力されて〜計数を開始する。
一方、フリツプフロツプ８蚕は２分周器量３の出力ゐ，
によってその出力ごとにリセツトされ、従ってその出力
は磯０秒の状態になっている。
によってその出力ごとにリセツトされ、従ってその出力
は磯０秒の状態になっている。
この状態ではアンド回路野２しィンヒビツト回路３舞の
出力はいずれもＧ‘０７’であってインヒビツト回路亀
亀を経て信号＆，がｍ進カウン夕軍７に入力されていて
、靴造カウン夕竃７はｍカウンタごとに桁上げ出力ｎｆ
ｏ（第３図ｄに示す）を発生して、フリツプフロツプ３
１をセツトする。今、レジスタ２・５がプラスにセツト
されその出力が“１”になっているとすると、フリツプ
フロ‐ツプ３１のセツトによってその出力はアンド回路
３２を経てアンド回路１５を開き、これによって信号◇
２のパルスが１回だけオア回路１６を経て、ｍ進カゥン
タ１７に入力される。
出力はいずれもＧ‘０７’であってインヒビツト回路亀
亀を経て信号＆，がｍ進カウン夕軍７に入力されていて
、靴造カウン夕竃７はｍカウンタごとに桁上げ出力ｎｆ
ｏ（第３図ｄに示す）を発生して、フリツプフロツプ３
１をセツトする。今、レジスタ２・５がプラスにセツト
されその出力が“１”になっているとすると、フリツプ
フロ‐ツプ３１のセツトによってその出力はアンド回路
３２を経てアンド回路１５を開き、これによって信号◇
２のパルスが１回だけオア回路１６を経て、ｍ進カゥン
タ１７に入力される。
第３図においてｄはｍ進カウンタ１７の出力ｎｆｏを示
し、ｅは出力Ｍｏによるフリツプフロツプ３１の動作を
示している。ｆはこれによってオア回路１６を経Ｊてｍ
進カウンター７に入力される信号を示している。レジス
タ２５がマイナスにセツトされその出力が“０”になっ
ているとすると、フリツブフロツプ３１のセツトによっ
てその出力はインヒピツトＪ回路３３を経てインヒビツ
ト回路１４を閉じ、これによって信号？，のパルスが１
回だけ阻止される。
し、ｅは出力Ｍｏによるフリツプフロツプ３１の動作を
示している。ｆはこれによってオア回路１６を経Ｊてｍ
進カウンター７に入力される信号を示している。レジス
タ２５がマイナスにセツトされその出力が“０”になっ
ているとすると、フリツブフロツプ３１のセツトによっ
てその出力はインヒピツトＪ回路３３を経てインヒビツ
ト回路１４を閉じ、これによって信号？，のパルスが１
回だけ阻止される。
第３図においてｇはｍ進カゥンタ１７の出力ｍｏを示し
、ｈは出力ｎｆｏによるフリツプフロツプ３１の動作を
示している。ｉはこれによってオア２回路１６を経てｍ
進カウンタ１７に入力される信号を示している。このよ
うにしてレジス夕２５の出力が“１”になっているか“
０”になっているかによってｍ進けこ変化する。
、ｈは出力ｎｆｏによるフリツプフロツプ３１の動作を
示している。ｉはこれによってオア２回路１６を経てｍ
進カウンタ１７に入力される信号を示している。このよ
うにしてレジス夕２５の出力が“１”になっているか“
０”になっているかによってｍ進けこ変化する。
このような動作をｍ進カウンタ１７の桁上げ出力の発生
ごとにくり返し、同時にＮ進ダウンカウンタ２４をカウ
ントダウンし「Ｎ回の動作終了後フリツプフロツプ２９
をリセツトする。これによってアンド回路３０６ま閉じ
「以後フリツプフロツプ３１の出力は‘‘０”となって
アンド回路３２「ィンヒビツト回路３３はいずれも閉じ
て、ｍ進カウンタ１７１こおける出力周波数の変化は停
止する。このような動作を出力信号ｆｏの１周期ごとに
行なうかは前述のようにＮ進ダウンカウンタ２遂に設定
される初期値によって定まる。今、端子亀２における入
力信号ｆｏの入力ごとにフリツプフロツプ２亀のセツト
によつてマイクロプロセツサに割込みがかかり、これに
よってＮ進ダウンカウンタ２４に書込まれる値をＫとす
ると、レジスタ２５に“１”がセツトされるか、“０”
がセツトされるかに従って端子１９における出力周波数
ｆｏ′はそれぞれ次の‘１はたは【２１式によってあら
わされるようになる。
ごとにくり返し、同時にＮ進ダウンカウンタ２４をカウ
ントダウンし「Ｎ回の動作終了後フリツプフロツプ２９
をリセツトする。これによってアンド回路３０６ま閉じ
「以後フリツプフロツプ３１の出力は‘‘０”となって
アンド回路３２「ィンヒビツト回路３３はいずれも閉じ
て、ｍ進カウンタ１７１こおける出力周波数の変化は停
止する。このような動作を出力信号ｆｏの１周期ごとに
行なうかは前述のようにＮ進ダウンカウンタ２遂に設定
される初期値によって定まる。今、端子亀２における入
力信号ｆｏの入力ごとにフリツプフロツプ２亀のセツト
によつてマイクロプロセツサに割込みがかかり、これに
よってＮ進ダウンカウンタ２４に書込まれる値をＫとす
ると、レジスタ２５に“１”がセツトされるか、“０”
がセツトされるかに従って端子１９における出力周波数
ｆｏ′はそれぞれ次の‘１はたは【２１式によってあら
わされるようになる。
に器三・ｆ。
３（１十巷）ｆ。
（・）けｍ母誌ｆ。
３（・‐芋）ｆ。
（２）ただしいずれの場合も ｍ・ｎ》Ｋとする。
この場合、端子１２における入才丸。と端子１９におけ
る出力らとの位相差は、入力信号が加えられたときｎ進
カウンタ１８の計数値を謙取ることによって求められる
。例えば信号が入力されたときｎ進カウンタの計数値が
比になるような位相でロツさせたい場合の位相差をＡの
とすると、位相差△のま次式で示されるようになる。△
ぬ低地 （３）ｎただし
ｎ，は入力信号が加えられたときのｎ進カウンタの計数
値である。
る出力らとの位相差は、入力信号が加えられたときｎ進
カウンタ１８の計数値を謙取ることによって求められる
。例えば信号が入力されたときｎ進カウンタの計数値が
比になるような位相でロツさせたい場合の位相差をＡの
とすると、位相差△のま次式で示されるようになる。△
ぬ低地 （３）ｎただし
ｎ，は入力信号が加えられたときのｎ進カウンタの計数
値である。
このように定められた位相差△のこ応じて、Ｎ進ダウン
カウンタ２４に対する設定値Ｋとしジスタ２５に対する
極性とを定めることによって、ＰＬＬを構成することが
できる。
カウンタ２４に対する設定値Ｋとしジスタ２５に対する
極性とを定めることによって、ＰＬＬを構成することが
できる。
以上説明したように本発明のマイクロプロセツサ制御Ｐ
ＬＬによれば、マイクロプロセツサの制御のもとに原発
振器の発振出力信号を分周するカウンタにおける入力ク
ロツクを増減して、カウンタ出力における位相を制御す
るＰＬＬを構成することができ、所望の特性のもとに高
精度の制御を行なうことができるＰＬＬを実現すること
ができる。
ＬＬによれば、マイクロプロセツサの制御のもとに原発
振器の発振出力信号を分周するカウンタにおける入力ク
ロツクを増減して、カウンタ出力における位相を制御す
るＰＬＬを構成することができ、所望の特性のもとに高
精度の制御を行なうことができるＰＬＬを実現すること
ができる。
第ｉ図は従来のＰＬＬの構成を示すブロツク図、第２図
は本発明のマイクロプロセツサ制御坪ＬＬの−実施例の
構成を示すブロツク図、第３図は第２図における各部の
動作波形を示すタイムチャートである。 亀・・…・電圧制御発振器（ＶＣＯ）、２……位相比較
器〜 ３…・・・低域炉波器（ＬＰＦ）、１１……固定
周波数発振器、貴２……入力端子、Ｓ３……２分周器（
１〆２）「 １４・…・・ィンヒビツト回路〜 １５…
…アソド回路「 １６……オア回路、亀７……ｍ進カウ
ン夕「竃８……ｎ造カウンタ、１９……出力端子、２８
・・…・立上り検出回路、２１・・・・・・フリツプフ
ロツプ、２２……割込みバス、２３……マイクロプロセ
ツサ、２４……Ｎ進ダウンカウンタ、２５……レジスタ
「２６……データバス「２７……アドレスバス「２８…
…デコーダ、２９……フリツプフロツプ、３０・・…’
アンド回路、３１・・・・・・フリツプフロツプ、３２
…・・・アンド回路、３３・・・・・・インヒピツト回
路、３４・・・・・・アンド回路。 オー図汁２図 第３図
は本発明のマイクロプロセツサ制御坪ＬＬの−実施例の
構成を示すブロツク図、第３図は第２図における各部の
動作波形を示すタイムチャートである。 亀・・…・電圧制御発振器（ＶＣＯ）、２……位相比較
器〜 ３…・・・低域炉波器（ＬＰＦ）、１１……固定
周波数発振器、貴２……入力端子、Ｓ３……２分周器（
１〆２）「 １４・…・・ィンヒビツト回路〜 １５…
…アソド回路「 １６……オア回路、亀７……ｍ進カウ
ン夕「竃８……ｎ造カウンタ、１９……出力端子、２８
・・…・立上り検出回路、２１・・・・・・フリツプフ
ロツプ、２２……割込みバス、２３……マイクロプロセ
ツサ、２４……Ｎ進ダウンカウンタ、２５……レジスタ
「２６……データバス「２７……アドレスバス「２８…
…デコーダ、２９……フリツプフロツプ、３０・・…’
アンド回路、３１・・・・・・フリツプフロツプ、３２
…・・・アンド回路、３３・・・・・・インヒピツト回
路、３４・・・・・・アンド回路。 オー図汁２図 第３図
Claims (1)
- １ 固定周波数の信号を発生する手段、該固定周波数の
信号を計数して一定カウントごとに桁上げ出力を発生す
る第１のカウンタ、該第１のカウンタの出力信号を分周
する第２のカウンタ、該第２のカウンタの出力信号と入
力信号との位相差を検出して入力信号パルスの入力ごと
に該位相差に応じた値を求めるとともに該第１のカウン
タの入力信号の周波数を増加すべきか減少すべきかを判
定するマイクロプロセツサ、該マイクロプロセツサの判
定結果により、該第１のカウンタの入力パルス間にパル
スを１個加算又は入力パルスを１個阻止するように制御
されるゲート手段とを具え、該マイクロプロセツサが求
めた値により該第１のカウンタの桁上げ出力回数に対す
る該ゲート手段の制御回数を定め該第２のカウンタの出
力信号位相を入力信号位相に対して追従制御することを
特徴とするマイクロプロセツサ制御ＰＬＬ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54110991A JPS6010457B2 (ja) | 1979-08-30 | 1979-08-30 | マイクロプロセッサ制御ｐｌｌ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54110991A JPS6010457B2 (ja) | 1979-08-30 | 1979-08-30 | マイクロプロセッサ制御ｐｌｌ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5634239A JPS5634239A (en) | 1981-04-06 |
| JPS6010457B2 true JPS6010457B2 (ja) | 1985-03-18 |
Family
ID=14549623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54110991A Expired JPS6010457B2 (ja) | 1979-08-30 | 1979-08-30 | マイクロプロセッサ制御ｐｌｌ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010457B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376463U (ja) * | 1989-11-28 | 1991-07-31 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6141226A (ja) * | 1984-08-03 | 1986-02-27 | Fujitsu Ltd | 従属同期型分周器 |
-
1979
- 1979-08-30 JP JP54110991A patent/JPS6010457B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376463U (ja) * | 1989-11-28 | 1991-07-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5634239A (en) | 1981-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4513259A (en) | Closed loop temperature compensated frequency reference | |
| JPS6010457B2 (ja) | マイクロプロセッサ制御ｐｌｌ | |
| US4363003A (en) | Phase locked loop for use with discontinuous input signals | |
| JPH0631731B2 (ja) | 温度補償機能付時計装置 | |
| EP0173699A1 (en) | FREQUENCY SYNTHESISER WITH ACCURATE CONTROL THAT HAS AN INPUT SIGNAL WITH A UNSTABLE VARIABLE FREQUENCY. | |
| JPH04165716A (ja) | 周波数制御回路 | |
| JPH01157123A (ja) | 周波数ロックループの周波数検出器 | |
| JPS586430A (ja) | 温度測定回路 | |
| JP2729815B2 (ja) | デジタル温度補償発振器の消費電力低減方法 | |
| JPH0450793A (ja) | 時計精度調整装置 | |
| JPS6318897B2 (ja) | ||
| JPH05259904A (ja) | 周波数シンセサイザ | |
| JPS61116406A (ja) | 温度補償付電子時計 | |
| KR950001436B1 (ko) | 기준펄스 발생회로 | |
| JPS6224968B2 (ja) | ||
| JP2777368B2 (ja) | 周波数シンセサイザ | |
| JPH01198132A (ja) | サンプルクロック発生回路 | |
| JPS6025485A (ja) | 電子時計 | |
| JPH028492B2 (ja) | ||
| JPS5937901B2 (ja) | 位相同期ル−プ | |
| JPH04215093A (ja) | 時計回路 | |
| JPS5972233A (ja) | 発振周波数調整回路 | |
| JPH04164289A (ja) | 高精度時計回路 | |
| JPH02216648A (ja) | シリンダ位相サーボ装置 | |
| JPH01187462A (ja) | モータの平均回転数検出方法 |