JPS60106247A - 送受信回路の診断方式 - Google Patents
送受信回路の診断方式Info
- Publication number
- JPS60106247A JPS60106247A JP58214426A JP21442683A JPS60106247A JP S60106247 A JPS60106247 A JP S60106247A JP 58214426 A JP58214426 A JP 58214426A JP 21442683 A JP21442683 A JP 21442683A JP S60106247 A JPS60106247 A JP S60106247A
- Authority
- JP
- Japan
- Prior art keywords
- receiver
- driver
- circuit
- data
- serial interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はシリアルインターフェイスに接続された装置の
送受信回路を診断するための送受信回路の診断方式に関
し、特にシリアルインターフェイスに影響を与えずに、
送受信回路全てを診断できる送受信回路の診断方式に関
する。
送受信回路を診断するための送受信回路の診断方式に関
し、特にシリアルインターフェイスに影響を与えずに、
送受信回路全てを診断できる送受信回路の診断方式に関
する。
データやコマンドを装置間でやりとりする方式にパラレ
ルインターフェイス方式とシリアルインターフェイス方
式が知られている。パラレルインターフェイスはデータ
転送速度が早いが、多数の信号線を要することからオフ
ィス等への設置が容易でないことのため、近年のコンピ
ュータの現場への進出に伴ない設置の容易なシリアルイ
ンターフェイスが広く利用されている。このシリアルイ
ンターフェイスは第１図の構成図に示す様に、ポストコ
ンピュータ１と多数の入出力装置１０〜１ｎを１本のシ
リアルインターフェイスライン２によって接続し、ホス
トコンピュータ１から入出力装置１０〜１ルヘ、又は入
出力装置１０〜１ルからホストコンピュータ１へ、デー
タ及びコマンドが直列に転送される。ホストコンピュー
タ１及び入出力装［１０〜１ルでは、シリアルインター
フェイスライン２と接続するため、各々送受信回路８Ｒ
Ｕを有しており、ホストコンピュータ１、入出力装置１
０〜１ｒＬの内部の並列データは送受信回路Ｓ、 ＲＵ
によって直列データに変換され、シリアルインターフェ
イスライン２に送り出され、一方、シリアルインターフ
ェイスライン２からの受信直列データは送受信回路Ｓ几
Ｕによって並列データに変換され、装置内部に送られる
。この様に、送受信回路Ｓ几Ｕは直接シリアルインター
フェイスライン２に接続されるため、障害や誤動作が生
じる自己の送信及び受信データが誤ってしまうばかりで
なく、シリアルインターフェイスライン２に接続される
他の装置へ悪影響を及ぼすことから、その診断が必要と
なる。
ルインターフェイス方式とシリアルインターフェイス方
式が知られている。パラレルインターフェイスはデータ
転送速度が早いが、多数の信号線を要することからオフ
ィス等への設置が容易でないことのため、近年のコンピ
ュータの現場への進出に伴ない設置の容易なシリアルイ
ンターフェイスが広く利用されている。このシリアルイ
ンターフェイスは第１図の構成図に示す様に、ポストコ
ンピュータ１と多数の入出力装置１０〜１ｎを１本のシ
リアルインターフェイスライン２によって接続し、ホス
トコンピュータ１から入出力装置１０〜１ルヘ、又は入
出力装置１０〜１ルからホストコンピュータ１へ、デー
タ及びコマンドが直列に転送される。ホストコンピュー
タ１及び入出力装［１０〜１ルでは、シリアルインター
フェイスライン２と接続するため、各々送受信回路８Ｒ
Ｕを有しており、ホストコンピュータ１、入出力装置１
０〜１ｒＬの内部の並列データは送受信回路Ｓ、 ＲＵ
によって直列データに変換され、シリアルインターフェ
イスライン２に送り出され、一方、シリアルインターフ
ェイスライン２からの受信直列データは送受信回路Ｓ几
Ｕによって並列データに変換され、装置内部に送られる
。この様に、送受信回路Ｓ几Ｕは直接シリアルインター
フェイスライン２に接続されるため、障害や誤動作が生
じる自己の送信及び受信データが誤ってしまうばかりで
なく、シリアルインターフェイスライン２に接続される
他の装置へ悪影響を及ぼすことから、その診断が必要と
なる。
従来、この送受信回路の診断は、第２図の様に行なわれ
ている。即ち、送受信回路ＳＲＵはシリアルインターフ
ェイスライン２と接続するドライバ３０、レシーバ３１
と、これらドライバ３ｏ及びレシーバ３１に接続するサ
ンプリング回路３２き、直列受信データを並列データに
、並列送信データを直列データに変換するシリアル−パ
ラレル変換回路（以下Ｓ−Ｐ変換回路と称す）３３とで
構成されている。そして図示しないマイクロプロセッサ
等のプロセッサからの並列試験データがバス４０を介し
Ｓ−Ｐ変換回路３３に入力され直列・試験データに変換
され、サンプリング回路３２でサンプルされた後、サン
プリング回路３２の図示しない折返しループで折返され
、再びサンプリング回路３２を通ってＳ−Ｐ変換回路３
３に入力し並列試験データに変換され、バス４ｏを介し
プロセッサに入力され、プロセッサの診断照合に供され
ていた。尚、サンプリング回路３２４２第３図に示す如
く、Ｓ−Ｐ変換回路３３からの１α列データ８Ｄを変化
点を有する直列データｓｃに変換するものであり、通常
の直列データＳＤは１”がハイ（ＨＩＧＨ）、−□ ’
がｏ−（ＬＯＷ）に設定されているのに対し、変化点を
有する直列データは必ずデータの各ビットの境目に立上
り変化点を持たせ、′１″′ではハイの期間が長く、“
０”ではローの期間が短くなる様にしている。同様にサ
ンプリング回路３２はレシーバ３１からの変化点を有す
る直列データＳＣを直列データＳＤに変換する。この様
なサンプリング回路３２には、前述の如く、Ｓ−Ｐ変換
回路３２のドライバ側出力とレシーバ側入力を接続する
折返しルートを有し、診断時にこの折返しルートを接続
して、試験データをドライバ３０へ、即ちシリアルイン
ターフェイスライン２へ送出しない様にして、インター
フェイスに影響を与えることなく診断を行なう様にして
いた。この従来の方式では、ドライバ３ｏに試験データ
が与えられないのでインターフェイスに影響を与えない
反面、ドライバ３０と、レシーバ３１の診断は出来ない
という問題が生じていた。
ている。即ち、送受信回路ＳＲＵはシリアルインターフ
ェイスライン２と接続するドライバ３０、レシーバ３１
と、これらドライバ３ｏ及びレシーバ３１に接続するサ
ンプリング回路３２き、直列受信データを並列データに
、並列送信データを直列データに変換するシリアル−パ
ラレル変換回路（以下Ｓ−Ｐ変換回路と称す）３３とで
構成されている。そして図示しないマイクロプロセッサ
等のプロセッサからの並列試験データがバス４０を介し
Ｓ−Ｐ変換回路３３に入力され直列・試験データに変換
され、サンプリング回路３２でサンプルされた後、サン
プリング回路３２の図示しない折返しループで折返され
、再びサンプリング回路３２を通ってＳ−Ｐ変換回路３
３に入力し並列試験データに変換され、バス４ｏを介し
プロセッサに入力され、プロセッサの診断照合に供され
ていた。尚、サンプリング回路３２４２第３図に示す如
く、Ｓ−Ｐ変換回路３３からの１α列データ８Ｄを変化
点を有する直列データｓｃに変換するものであり、通常
の直列データＳＤは１”がハイ（ＨＩＧＨ）、−□ ’
がｏ−（ＬＯＷ）に設定されているのに対し、変化点を
有する直列データは必ずデータの各ビットの境目に立上
り変化点を持たせ、′１″′ではハイの期間が長く、“
０”ではローの期間が短くなる様にしている。同様にサ
ンプリング回路３２はレシーバ３１からの変化点を有す
る直列データＳＣを直列データＳＤに変換する。この様
なサンプリング回路３２には、前述の如く、Ｓ−Ｐ変換
回路３２のドライバ側出力とレシーバ側入力を接続する
折返しルートを有し、診断時にこの折返しルートを接続
して、試験データをドライバ３０へ、即ちシリアルイン
ターフェイスライン２へ送出しない様にして、インター
フェイスに影響を与えることなく診断を行なう様にして
いた。この従来の方式では、ドライバ３ｏに試験データ
が与えられないのでインターフェイスに影響を与えない
反面、ドライバ３０と、レシーバ３１の診断は出来ない
という問題が生じていた。
本発明の目的は、送受信回路に含まれるドライバ及びレ
シーバもシリアルインターフェイスラインを与えないで
容易に診断することのできる送受信回路の診断方式を提
供するにある。
シーバもシリアルインターフェイスラインを与えないで
容易に診断することのできる送受信回路の診断方式を提
供するにある。
上述の目的の達成のため、本発明は、ドライバと、レシ
ーバと、並列データを直列データに変換して該ドライバ
に与えるとともに該レシーバからの直列データを並列デ
ータに変換するシリアル・パラレル変換回路とを少なく
とも有し、シリアルインターフェイスラインに接続され
る送受信回路を診断するに際し、該シリアルインターフ
ェイスラインと該ドライバ及びレシーバとの間に開閉素
子を設け、該開閉素子によって該ドライバ及びレシーバ
と該シリアルインターフェイスラインとを切離した状態
で該ドライバ及びレシーバを含む折返しループによる診
断を行なうことを特徴としている。
ーバと、並列データを直列データに変換して該ドライバ
に与えるとともに該レシーバからの直列データを並列デ
ータに変換するシリアル・パラレル変換回路とを少なく
とも有し、シリアルインターフェイスラインに接続され
る送受信回路を診断するに際し、該シリアルインターフ
ェイスラインと該ドライバ及びレシーバとの間に開閉素
子を設け、該開閉素子によって該ドライバ及びレシーバ
と該シリアルインターフェイスラインとを切離した状態
で該ドライバ及びレシーバを含む折返しループによる診
断を行なうことを特徴としている。
以下、本発明を実施例により詳細に説明する。
第４図は、本発明の一実施例ブロック図であり、図中、
第２図と同一のものは同一の記号で示してあり、３４は
開閉素子であり、例えばリレーで構成され、インターフ
ェイスライン２とドライバ３０及びレシーバ３１との間
に設けられるもの、３５は開閉素子のドライバであり、
開閉素子３４を駆動するもの、４０はアドレス・データ
バスであり、後述するプロセッサとドライバ３５、Ｓ−
Ｐ変換回路３３及び図示しない他の入出カニニットとを
接続するためのもの、４１はプロセッサであり、マイク
ロプロセッサで構成され、バス４゜で接続された入出カ
ニニットとの間で所望の処理を行うとともに送受信回路
ＳＲＵを介しシリアルインターフェイスライン２によっ
て他の装置とデータ、コマンドのやりとりを行ない、更
に後述の診断処理を行なうものである。
第２図と同一のものは同一の記号で示してあり、３４は
開閉素子であり、例えばリレーで構成され、インターフ
ェイスライン２とドライバ３０及びレシーバ３１との間
に設けられるもの、３５は開閉素子のドライバであり、
開閉素子３４を駆動するもの、４０はアドレス・データ
バスであり、後述するプロセッサとドライバ３５、Ｓ−
Ｐ変換回路３３及び図示しない他の入出カニニットとを
接続するためのもの、４１はプロセッサであり、マイク
ロプロセッサで構成され、バス４゜で接続された入出カ
ニニットとの間で所望の処理を行うとともに送受信回路
ＳＲＵを介しシリアルインターフェイスライン２によっ
て他の装置とデータ、コマンドのやりとりを行ない、更
に後述の診断処理を行なうものである。
次に、第４図構成の動作について説明する。
先づ装置の電源オフの状態では、開閉素子３４は開の状
態にあり、シリアルインターフェイスライン２とドライ
バ３０、レシーバ３１は切り離されているものとする。
態にあり、シリアルインターフェイスライン２とドライ
バ３０、レシーバ３１は切り離されているものとする。
この状態で電源がオンされるさ、プロセッサ４１は各種
の診断を行なう。即ち自己の演算回路をチェックしたり
、メモリをチェックしたり、そＣ他人出方ユニットをチ
ェックし、更に送受信回＠８ＲＵを診断する。この時、
ドライバ３０、レシーバ３１はシリアルインタフェイス
ライン２と切離されているので、バス４Ｏ−８−Ｐ変換
回路３３−サンプリング回路３２−ドライバー３０−レ
シーバ３１−サンプリング商略３２−８−Ｐ変換回路３
３−バス４ｏに到る折返しループが形成されて（、＞る
。プロセッサ４１はバス４０を介しＳ−Ｐ変換回路３３
に並列試験データを送信する。この並列試験データは前
述の折返しループを通ってバス４ｏに戻され、プロセッ
サ４１に入力される。プロセッサ４１はこの送信した並
列試験データと折返しループを通ってバス４０から受信
したデータとを比較し、当該送受信回路Ｓ几Ｕの診断を
行なう。
の診断を行なう。即ち自己の演算回路をチェックしたり
、メモリをチェックしたり、そＣ他人出方ユニットをチ
ェックし、更に送受信回＠８ＲＵを診断する。この時、
ドライバ３０、レシーバ３１はシリアルインタフェイス
ライン２と切離されているので、バス４Ｏ−８−Ｐ変換
回路３３−サンプリング回路３２−ドライバー３０−レ
シーバ３１−サンプリング商略３２−８−Ｐ変換回路３
３−バス４ｏに到る折返しループが形成されて（、＞る
。プロセッサ４１はバス４０を介しＳ−Ｐ変換回路３３
に並列試験データを送信する。この並列試験データは前
述の折返しループを通ってバス４ｏに戻され、プロセッ
サ４１に入力される。プロセッサ４１はこの送信した並
列試験データと折返しループを通ってバス４０から受信
したデータとを比較し、当該送受信回路Ｓ几Ｕの診断を
行なう。
この様なメモリ、入出カニニット、送受信回路ＳＲＵの
診断の結果異常なしき判定されると、プロセッサ４１は
バス４ｏを介しドライバ３５を制御し、開閉素子３４を
閉とし、シリアルインターフェイスライン２と送受信回
路Ｓ几Ｕのドライバ３０、レシーバ３１とを接続し、プ
ロセッサ４１はシリアルインターフェイスライン２を介
し他の装置と交信可能となる。
診断の結果異常なしき判定されると、プロセッサ４１は
バス４ｏを介しドライバ３５を制御し、開閉素子３４を
閉とし、シリアルインターフェイスライン２と送受信回
路Ｓ几Ｕのドライバ３０、レシーバ３１とを接続し、プ
ロセッサ４１はシリアルインターフェイスライン２を介
し他の装置と交信可能となる。
即ち、プロセッサ４１は、バス４Ｑ、Ｓ−Ｐ変換回路３
３．サンプリング回路３２．ドライバ３０、開閉索子３
４のルートで送信データの送信が可能となり、一方、開
閉素子３４．レシーバ３１、サンプリング回路３２．Ｓ
−Ｐ変換回路３３、バス４０のルートでシリアルインタ
ーフェイスライン２からの受信データを受信可能となる
。
３．サンプリング回路３２．ドライバ３０、開閉索子３
４のルートで送信データの送信が可能となり、一方、開
閉素子３４．レシーバ３１、サンプリング回路３２．Ｓ
−Ｐ変換回路３３、バス４０のルートでシリアルインタ
ーフェイスライン２からの受信データを受信可能となる
。
この実施例では、マイクロプロセッサ４１が電源オン時
から診断の終了まで開閉素子３４の閉、即ち、シリアル
インターフェイスライン２（！：送受信回路８ＲＵとの
接続を遅らせて、診断の間不要な信号がシリアルインタ
ーフェイスライン２へ出力されない様にしており、従っ
て、シリアルインターフェイスライン２へ影響を全く与
えない。
から診断の終了まで開閉素子３４の閉、即ち、シリアル
インターフェイスライン２（！：送受信回路８ＲＵとの
接続を遅らせて、診断の間不要な信号がシリアルインタ
ーフェイスライン２へ出力されない様にしており、従っ
て、シリアルインターフェイスライン２へ影響を全く与
えない。
又、一度シリアルインターフェイスライン２と接続され
た後に、保守者やオペレータが係る診断を行ないたい時
には、図示しないスイッチを操作し、プロセッサ４１に
診断命令を与えることによって、プロセッサ４工はバス
４０を介しドライバ３５を制御して、開閉素子３４を開
駆動し、送受信回路ＳＲＵをシリアルインターフェイス
ライン２から切離し、前述の診断処理を行なう。前述の
例では、プロセッサ４１が開閉素子３４の開閉を行なっ
ているが、電源のオン／オフに同期して開閉素子３４の
開閉を行なうこともできる。この場合、診断の間開閉素
子３４の閉駆動を遅らせる必要があることから遅延手段
を設け、電源オン後、所定の診断時間を経過した後遅延
手段により開閉素子３４を閉駆動する。同様に電源オン
時にはこの遅延手段で開閉素子３４を閉駆動し、一方、
開閉素子３４の同期間中診断を行う時にはプロセッサ４
１によって開閉素子３４を開駆動する様にしてもよい。
た後に、保守者やオペレータが係る診断を行ないたい時
には、図示しないスイッチを操作し、プロセッサ４１に
診断命令を与えることによって、プロセッサ４工はバス
４０を介しドライバ３５を制御して、開閉素子３４を開
駆動し、送受信回路ＳＲＵをシリアルインターフェイス
ライン２から切離し、前述の診断処理を行なう。前述の
例では、プロセッサ４１が開閉素子３４の開閉を行なっ
ているが、電源のオン／オフに同期して開閉素子３４の
開閉を行なうこともできる。この場合、診断の間開閉素
子３４の閉駆動を遅らせる必要があることから遅延手段
を設け、電源オン後、所定の診断時間を経過した後遅延
手段により開閉素子３４を閉駆動する。同様に電源オン
時にはこの遅延手段で開閉素子３４を閉駆動し、一方、
開閉素子３４の同期間中診断を行う時にはプロセッサ４
１によって開閉素子３４を開駆動する様にしてもよい。
以上本発１男を一実施例により説明したが、本発明は本
発明の主旨に従い種々の変形が可能であり、本発明から
これらを排除するものではない。
発明の主旨に従い種々の変形が可能であり、本発明から
これらを排除するものではない。
以上説明した様に、本発明によれば、ドライバと、レシ
ーバと、並列データを直列データに変換して該ドライバ
に与えるとともに該レシーバからの直列データを並列デ
ーターに変換するシリアル・パラレル変換回路とを少な
くとも有し、シリアルインターフェイスラインに接続さ
れる送受信回路を診断するに際し、該シリアルインター
フェイスラインと該ドライバ及びレシーバとの間に開閉
素子を設け、該開閉素子によって該ドライバ及びレシー
バト該シリアルインターフェイスラインとを切離した状
態で該ドライバ及びレシーバを含む折返しループによる
診断を行なうようにしているので、送受信回路の末端で
あるドライバ、レシーバの診断も可能となり、従って送
受信データてを診断できるという効果を奏し、このため
、ドライバ。
ーバと、並列データを直列データに変換して該ドライバ
に与えるとともに該レシーバからの直列データを並列デ
ーターに変換するシリアル・パラレル変換回路とを少な
くとも有し、シリアルインターフェイスラインに接続さ
れる送受信回路を診断するに際し、該シリアルインター
フェイスラインと該ドライバ及びレシーバとの間に開閉
素子を設け、該開閉素子によって該ドライバ及びレシー
バト該シリアルインターフェイスラインとを切離した状
態で該ドライバ及びレシーバを含む折返しループによる
診断を行なうようにしているので、送受信回路の末端で
あるドライバ、レシーバの診断も可能となり、従って送
受信データてを診断できるという効果を奏し、このため
、ドライバ。
レシーバの診断もれが生ぜず、ドライバ、レシーバの障
害、誤動作によって、送受信データの誤りのみならず、
他の装置へ影響を及ぼし、システム全体がダウンしてし
まうという事態を避けることができる。
害、誤動作によって、送受信データの誤りのみならず、
他の装置へ影響を及ぼし、システム全体がダウンしてし
まうという事態を避けることができる。
又、診断期間中、シリアルインターフェイスラインと切
離されているので、シリアルインターフェイスラインに
診断に必要なデータ等が出力されることがないという効
果も奏し、シリアルインターフェイスラインに必要なデ
ータが送信されず、他の装置の誤動作を招くことなく、
安心して診断が可能となる。更に、開閉素子を設けるこ
とで達成しているので、容易にしわも安価に実現できる
という実用上優れた効果も奏する。
離されているので、シリアルインターフェイスラインに
診断に必要なデータ等が出力されることがないという効
果も奏し、シリアルインターフェイスラインに必要なデ
ータが送信されず、他の装置の誤動作を招くことなく、
安心して診断が可能となる。更に、開閉素子を設けるこ
とで達成しているので、容易にしわも安価に実現できる
という実用上優れた効果も奏する。
第１図は本発明の対象とするシリアルインターフェイス
の構成図、第２図は従来の診断方式説明図、第３図は第
２図構成のサンプリング回路動作説明図、第４図は本発
明の一実施例構成図である。 図中、ＳＲＵ・・・送受信回路、２・・・シリアルイン
ターフェイスライン１．３０・・・ドライバ、３１・・
・レシーバ、３２・・・サンプリング回路、３３・・・
シリアル・パラレル変換回路、３４・・・開閉素子、３
５・・・開閉素子のドライバ、４０・・・バス、４１・
・・プロ５セツサ。 特許出願人 富士通株式会社 代理人 弁理士 山 谷 晧 榮 才 １ 田 １ 才 ２目 １°° “Ｑ” ”１” ｎ□−″
の構成図、第２図は従来の診断方式説明図、第３図は第
２図構成のサンプリング回路動作説明図、第４図は本発
明の一実施例構成図である。 図中、ＳＲＵ・・・送受信回路、２・・・シリアルイン
ターフェイスライン１．３０・・・ドライバ、３１・・
・レシーバ、３２・・・サンプリング回路、３３・・・
シリアル・パラレル変換回路、３４・・・開閉素子、３
５・・・開閉素子のドライバ、４０・・・バス、４１・
・・プロ５セツサ。 特許出願人 富士通株式会社 代理人 弁理士 山 谷 晧 榮 才 １ 田 １ 才 ２目 １°° “Ｑ” ”１” ｎ□−″
Claims (1)
- ドライバと、レシーバき、並列データを直列データに変
換して該ドライバに与えるとともに該レシーバからの直
列データを並列データに変換するシリアル・パラレル変
換回路とを少なくとも有し、シリアルインターフェイス
ラインに接続される送受信回路を診断するに際し、該シ
リアルインターフェイスラインと該ドライバ及びレシー
ノくとのｌｕｌに開閉素子を設け、該開閉素子によって
該ドライバ及びレシーバと該シリアルインターフェイス
ラインとを切離した状態で該ドライノく及びレジ−ツマ
を含む折返しループによる診断を行なうことを牛￥徴と
する送受信回路の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214426A JPS60106247A (ja) | 1983-11-15 | 1983-11-15 | 送受信回路の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214426A JPS60106247A (ja) | 1983-11-15 | 1983-11-15 | 送受信回路の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60106247A true JPS60106247A (ja) | 1985-06-11 |
Family
ID=16655590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58214426A Pending JPS60106247A (ja) | 1983-11-15 | 1983-11-15 | 送受信回路の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106247A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63280553A (ja) * | 1987-05-12 | 1988-11-17 | Sharp Corp | Ｐｂｘにおけるｐｃｍバス障害検出方法 |
| JPH0220145A (ja) * | 1988-07-08 | 1990-01-23 | Hitachi Ltd | ネットワーク接続装置 |
| JP2007095276A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 直列入／出力インターフェスを有するマルチポートメモリ素子 |
| JP2008234222A (ja) * | 2007-03-19 | 2008-10-02 | Ricoh Co Ltd | Ｕｓｂコントローラ及びｕｓｂコントローラ試験方法 |
-
1983
- 1983-11-15 JP JP58214426A patent/JPS60106247A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63280553A (ja) * | 1987-05-12 | 1988-11-17 | Sharp Corp | Ｐｂｘにおけるｐｃｍバス障害検出方法 |
| JPH0220145A (ja) * | 1988-07-08 | 1990-01-23 | Hitachi Ltd | ネットワーク接続装置 |
| JP2007095276A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 直列入／出力インターフェスを有するマルチポートメモリ素子 |
| JP2008234222A (ja) * | 2007-03-19 | 2008-10-02 | Ricoh Co Ltd | Ｕｓｂコントローラ及びｕｓｂコントローラ試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429362A (en) | Data buffer operating in response to computer halt signal | |
| JPS598849B2 (ja) | 通信維持装置に対する配置 | |
| US4964036A (en) | Channel hardware diagnostic apparatus and method | |
| JP3794088B2 (ja) | プロセス入出力装置 | |
| CA1087746A (en) | Method and apparatus for effecting inter-bus communications in a multi-bus data processing system | |
| JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
| JPS6260860B2 (ja) | ||
| JPH03124141A (ja) | 車両用通信装置 | |
| JPS60147553A (ja) | 自己診断機能を有する制御装置 | |
| JPH0417050A (ja) | ワンチップマイクロコンピュータ | |
| KR910005333B1 (ko) | 가입자 시험장치의 제어회로 | |
| JPH0667923A (ja) | 自己診断システム | |
| SU1488812A1 (ru) | Устройство для сопряжения эвм с внешними устройствами | |
| JPS58103250A (ja) | デ−タ通信制御装置 | |
| JPH10215298A (ja) | 半二重データ転送回路の故障診断回路 | |
| JPS63276137A (ja) | 遠隔保守診断方式 | |
| JPH0572616B2 (ja) | ||
| JPS62111543A (ja) | 多重伝送制御装置 | |
| SU1040489A1 (ru) | Устройство дл контрол параллельных микропроцессорных интерфейсов | |
| JPS61282939A (ja) | 分散装置のオンラインテスト方式 | |
| JPS62214446A (ja) | インタフエ−ス診断装置 | |
| JPS61273044A (ja) | デ−タ伝送装置 | |
| JPS59200355A (ja) | リモ−ト診断方式 | |
| JPS6019271A (ja) | デ−タ・チヤネル装置 | |
| JPS60245348A (ja) | 伝送制御システムの診断方法 |