JPS6010626A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6010626A
JPS6010626A JP58119611A JP11961183A JPS6010626A JP S6010626 A JPS6010626 A JP S6010626A JP 58119611 A JP58119611 A JP 58119611A JP 11961183 A JP11961183 A JP 11961183A JP S6010626 A JPS6010626 A JP S6010626A
Authority
JP
Japan
Prior art keywords
etching
amount
measuring
hole
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58119611A
Other languages
English (en)
Inventor
「たか」橋　広成
Hiroshige Takahashi
Hirokazu Miyoshi
三好　寛和
Akira Nishimoto
西本　章
Akira Ando
亮 安藤
Moriyoshi Nakajima
盛義 中島
Yoko Matsuno
松野　葉子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58119611A priority Critical patent/JPS6010626A/ja
Publication of JPS6010626A publication Critical patent/JPS6010626A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、微細なパターンの形成時において、正確な
エツチング量の測定ができるようにした半導体装置の製
造方法に関するものである。
まス、従来のエツチング量のフントロールについて説明
する。
従来、フンタクトホールの形成は、ドライエツチング装
置により行い、エツチング量は装置如何いている分光分
析器により検知さｊている。この分光分析器により検知
された信号によりコンタクトホールが形成された場合に
、ドライエツチング装置は余分なエツチングを行わない
ためにエツチングを停止する。一般にこの方法は、エツ
チング種のシグナル強度の変化量として検出されるもの
である。このため゛に、微細パターン次形成しフンタク
トホールの大きさを小さくしていった場合、エツチング
種によるシグナルの変化量が少なくなり、正確なエツチ
ング量な測定することが困難になるという欠点があった
。
この発明は、上記のような従来のものの欠点を除去する
ためＫなされたもので、微細なコンタクトホールの形成
において、エツチング量の測定ｔｘコンタクトホールと
同様の層間絶縁膜な持ち、大きさがコンタクトホールよ
りも大きなエツチング量測定用のモニタパターンを半導
体素子以外の場所にコンタクトホールの形成と同時に形
成し、このモニタパターンを監視することにより、正確
にエツチングされた微細なコンタクトホールを持った半
導体装置な製造することを目的としている。
以下この発明の一実施例を図面について説明する。
なお、この実施例では、１２８ＫＦＡＭＯ８のコンタク
トホールのエツチングについて述べることにする。
図面において、１はシリコン基板、２は前記シリコン基
板１上に生成さｊ１パターンニングさ４た層間絶縁膜、
３は前記シリコン基板１に形成さ４たｎｌ　拡散層、４
は半導体素子以外のところに形成された大きさが、例え
ば５μｍ　Ｘ　５μｍ　のエツチング量測定用のモニタ
パターンである。
次に動作について説明する。
コンタクトホール（図示せず）は、厚さ８０００久の層
間絶縁膜２に２μｍＸ２μｍの大きさのものヲ形成する
ものとする。この時、コンタクトホールとなる部分ｉｔ
よびそのエツチング量の測定１行うためにコンタクトボ
ールとは別の場所に形成さね、た５８ｍＸ５μｍ　の大
きさのモニタパターン４以外の部分は、レジストによっ
て覆われている。
エツチングはドライエツチング装置によって行わ４、エ
ツチング量はエツチング量測定用のモニタパターン４に
おける分光分析器によって検出している。コンタクトホ
ールとなる部分およびエツチング量測定用σ）モニタパ
ターン４の層間絶縁膜２の厚さは互いに８０００Ａであ
るので、エツチング量測定用のモニタパターン４により
完全にエツチングさ４たという信号がドライエツチング
装置に伝わること匠よりエツチングは停止する。この方
法によって行ったコンタクトホールを顕微鏡観察および
ＳＥＭ観察を行ったところ、２μｍＸ２μｍの大キさの
コンタクトホールは完全にエツチング’ｇ　ｉｔ　”ｃ
　５７ｔｓ・　１ なお、上記実施例では、１２８に’ＦＡＭＯ８の製造に
ついて述べたが、微細なコンタクトホールをドライエツ
チング装置によって正確なエツチングを行う必要のある
半導体装置であるならば、一般的な半導体装置について
も有効であることはいうまでもない。
以上説明したように、この発明は、半導体装置の製造に
際し、微細なコンタクトホールｌ半導体素子が形成され
ている以外の場所に前記微細なコンタクトホールよりも
大きいエツチング量測定用のモニタパターンな同時比形
成し、このモニタパターンを用いてエツチング量のモニ
タケ行うようにしたので、微細なコンタクトホールのエ
ツチングを極めて正確に行うことができ、そのため安定
した半導体装置が得られる利点がある。
【図面の簡単な説明】
図面はこの発明の一実施例を説明するための半導体装置
の要部の断面図である。 図中、１はシリコン基板、２は層間絶縁膜、３はｎ十拡
散層、４はエツチング量測定用のモニタパターンである
。 代理人　大岩　増雄　（外２名） ２

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子間の配線な行う場合に形成するコンタ
    クトホールσ〕エツチングにおいて、前記コンタクトホ
    ール形成時に、層間絶縁膜のエツチング量をコントロー
    ルするために前記コンタクトボールより大きい所定の大
    きさｌ有するエツチング量測定用のモニタパターンを前
    記半導体素子以外の場所に前記コンタクトホールと同時
    に形成し、このモニタパターンの形成完了ｌ検出して前
    記エツチングを完了させることを特徴とする半導体装置
    の製造方法。
  2. （２）　エツチング量測定用のモニタパターンの大きさ
    は、−辺が５μｍ以上の四角形であることを特徴とする
    特許請求の範囲第（１）項記載の半導体装１行の製造方
    法。
JP58119611A 1983-06-29 1983-06-29 半導体装置の製造方法 Pending JPS6010626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58119611A JPS6010626A (ja) 1983-06-29 1983-06-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58119611A JPS6010626A (ja) 1983-06-29 1983-06-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6010626A true JPS6010626A (ja) 1985-01-19

Family

ID=14765698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58119611A Pending JPS6010626A (ja) 1983-06-29 1983-06-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6010626A (ja)

Similar Documents

Publication Publication Date Title
US5637186A (en) Method and monitor testsite pattern for measuring critical dimension openings
US4918377A (en) Integrated circuit reliability testing
JPH07183345A (ja) 半導体装置
JPH0795543B2 (ja) エツチング方法
KR100675877B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성 방법
JP2587614B2 (ja) 半導体装置
KR0156172B1 (ko) 반도체 소자의 테스트패턴 형성방법
JPS62206845A (ja) 半導体装置の製造方法
JP2853471B2 (ja) 半導体集積回路装置の製造方法
JPH0548928B2 (ja)
KR960011469B1 (ko) 감광막 두께 설정 방법
JPS61219154A (ja) 半導体装置
JPH0350732A (ja) 半導体装置
JPH0572748B2 (ja)
JP3065022B2 (ja) エッチングモニタパターン及びモニタ方法
JPH04116948A (ja) 絶縁層貫通孔の寸法測定法
JPH0492445A (ja) 半導体装置
JP3007771B2 (ja) リードフレーム
KR100188022B1 (ko) 반도체 구성 막질의 식각률 측정 방법
KR970013155A (ko) 금속배선용 콘택식각 모니터링 방법
JPH027434A (ja) 半導体集積回路装置の製造方法
JPS59121836A (ja) 位置合せマ−クの形成方法
JPH04324952A (ja) 半導体装置の評価方法
JPS62177922A (ja) 半導体装置の製造方法
JPS5951539A (ja) 半導体装置