JPS60118977A - パイプライン制御方式 - Google Patents
パイプライン制御方式Info
- Publication number
- JPS60118977A JPS60118977A JP22633283A JP22633283A JPS60118977A JP S60118977 A JPS60118977 A JP S60118977A JP 22633283 A JP22633283 A JP 22633283A JP 22633283 A JP22633283 A JP 22633283A JP S60118977 A JPS60118977 A JP S60118977A
- Authority
- JP
- Japan
- Prior art keywords
- register
- pipeline
- vector
- signal
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、パイプライン方式を用いたベクトル処理装置
において、ベクトルレジスタの連鎖が生じた際に、ベク
トルデータの正当性全保証して効率的に相続く２つのベ
クトル命令の並行処理を実行させるパイプライン制御方
式に関する。
において、ベクトルレジスタの連鎖が生じた際に、ベク
トルデータの正当性全保証して効率的に相続く２つのベ
クトル命令の並行処理を実行させるパイプライン制御方
式に関する。
第１図は、一般的なベクトル処理装置の概略措成を示し
たもので、図中、１は記憶装置、２はアクセスパイプラ
イン、３はベクトルレジスタ（ＶＲ）、４は演算パイプ
ライン、５は命令処理部である。
たもので、図中、１は記憶装置、２はアクセスパイプラ
イン、３はベクトルレジスタ（ＶＲ）、４は演算パイプ
ライン、５は命令処理部である。
図示のように、ベクトル処理装置では、処理能力を上げ
るために記憶装置１と演算パイグライン４との間のデー
タ転送を少なくする目的で、記憶装置１と演算パイプラ
イン４の間にベクトルレジスタ（ＶＲ）３が設けられて
いる。演算は、演算パイプライン４がベクトルレジスタ
３との間で実行し、演算に必要なソースデータあるいは
演算終了後の結果データのみをベクトルレジスタ３と記
憶装置１との間で転送している。このベクトルレジスタ
３と記憶装置１との間でのデータ転送の役目金するのが
アクセスパイプライン２である。
るために記憶装置１と演算パイグライン４との間のデー
タ転送を少なくする目的で、記憶装置１と演算パイプラ
イン４の間にベクトルレジスタ（ＶＲ）３が設けられて
いる。演算は、演算パイプライン４がベクトルレジスタ
３との間で実行し、演算に必要なソースデータあるいは
演算終了後の結果データのみをベクトルレジスタ３と記
憶装置１との間で転送している。このベクトルレジスタ
３と記憶装置１との間でのデータ転送の役目金するのが
アクセスパイプライン２である。
例えば、／Ａ十旧→Ｃのベクトル加算を行なうような場
合にｐいて、ム、ＩＢ、のの各オペランドは記憶装置１
のある領域を示すとすれば、まずΔ。
合にｐいて、ム、ＩＢ、のの各オペランドは記憶装置１
のある領域を示すとすれば、まずΔ。
ＩＢのオペランドがアクセスパイプライン２によシベク
トルレジスタ３（例えばベクトルレジスタＡ。
トルレジスタ３（例えばベクトルレジスタＡ。
Ｂとする）にロードされる。次ｊニベクトルレジスタＡ
、Ｈの加算を実行した後、結果をベクトルレジスタ３（
例えばベクトルレジスタＣとする）に格納し、その後記
憶装置のＣの領域にアクセスパイプライン２によってス
Ｉ・アされる。この様子をタイムチャートで示したのが
第２図である。
、Ｈの加算を実行した後、結果をベクトルレジスタ３（
例えばベクトルレジスタＣとする）に格納し、その後記
憶装置のＣの領域にアクセスパイプライン２によってス
Ｉ・アされる。この様子をタイムチャートで示したのが
第２図である。
第２図ニ卦イテ、ＶＲＡ、、ＶＲＢ、ＶＲＯはそれぞれ
ベクトルレジスタＡ、Ｂ、Ｏ，ｉ示し、また１、％ｉｔ
ｅはベクトルレジスタへの舊込み、セしてＲｅａｄはべ
・クトルレジスタからの読出しを表わしている。
ベクトルレジスタＡ、Ｂ、Ｏ，ｉ示し、また１、％ｉｔ
ｅはベクトルレジスタへの舊込み、セしてＲｅａｄはべ
・クトルレジスタからの読出しを表わしている。
ところで、ベクトルロード命令によりベクトルレジスタ
ＶＲＡおよびＶＲＢへのベクトルデータの全ての書き込
みを完了した後で加算命令を実行していたのでは、演算
パイプラインがその間待つことになシ、処理性能才上げ
ることができない。
ＶＲＡおよびＶＲＢへのベクトルデータの全ての書き込
みを完了した後で加算命令を実行していたのでは、演算
パイプラインがその間待つことになシ、処理性能才上げ
ることができない。
したがって、第２図に示すように、アクセスパイプライ
ンと演算パイプラインとを並行に動作させることが通常
行なわれている。つまりベクトルロード八ベクトルロー
ドＩＢでベクトルレジスタへの書込みが開始されたこと
を認識すると、直ちに演算パイプラインに対して起動を
行なうものである。
ンと演算パイプラインとを並行に動作させることが通常
行なわれている。つまりベクトルロード八ベクトルロー
ドＩＢでベクトルレジスタへの書込みが開始されたこと
を認識すると、直ちに演算パイプラインに対して起動を
行なうものである。
この場合、ベクトルロードへ、ベクトルロードＩＢの、
ＶＲにおける書き込みレジスタＶＲＡ、Ｖａｎから、演
算の読出しレジスタＶＲＡ、ＶＩＬ１３へ、レジスタ連
鎖があることを示している。々お、２つの相続くベクト
ル命令間で同一レジスタが使用される場合に、レジスタ
連鎖があるという。
ＶＲにおける書き込みレジスタＶＲＡ、Ｖａｎから、演
算の読出しレジスタＶＲＡ、ＶＩＬ１３へ、レジスタ連
鎖があることを示している。々お、２つの相続くベクト
ル命令間で同一レジスタが使用される場合に、レジスタ
連鎖があるという。
他方、アクセスパイプラインのベクトルレジスタへの書
込みから演算パイプラインへの抗出しにおいて、レジス
タ連鎖が行なわれない場合においては、アクセス４パイ
プラインを意識することなく演算パイプラインが動作可
能であることは言うまでもない。
込みから演算パイプラインへの抗出しにおいて、レジス
タ連鎖が行なわれない場合においては、アクセス４パイ
プラインを意識することなく演算パイプラインが動作可
能であることは言うまでもない。
レジスタ連鎖がある場合に卦いて、アクセスパイプライ
ンによるベクトルレジスタへの連続的なデータ転送は、
記憶装置への他のアクセスとの間で生じるバンクコンフ
リクト、バスコンフリクトあるいはバンクビジー、８−
（二より、一時的に途切れる場合がある。
ンによるベクトルレジスタへの連続的なデータ転送は、
記憶装置への他のアクセスとの間で生じるバンクコンフ
リクト、バスコンフリクトあるいはバンクビジー、８−
（二より、一時的に途切れる場合がある。
したがって、このような記憶装置よりデータが転送され
なくなった時点で、ベクトルレジスタの書込みを演算の
読出しが追いこさない様にするため、演算バイブライン
全体を停止させて、誤処理を防止することが行々われで
いる。
なくなった時点で、ベクトルレジスタの書込みを演算の
読出しが追いこさない様にするため、演算バイブライン
全体を停止させて、誤処理を防止することが行々われで
いる。
この場合、第２図のように、ベクトルロードから連続し
て、レジスタ連鎖のある演算パイプラインに起動が行な
われるときは、上記の方法を用いても問題は表いが、第
３図に示す様に、別の演算Ｘが先に演算パイグラインに
入っていて、そのためレジスタ連鎖のある加算の起動が
おそく々る場合には、上記の方法で演算パイプラインを
停止させることは関係のない演算に対してまで停止させ
るので演算パイプラインの処理性能を落とすことになる
。
て、レジスタ連鎖のある演算パイプラインに起動が行な
われるときは、上記の方法を用いても問題は表いが、第
３図に示す様に、別の演算Ｘが先に演算パイグラインに
入っていて、そのためレジスタ連鎖のある加算の起動が
おそく々る場合には、上記の方法で演算パイプラインを
停止させることは関係のない演算に対してまで停止させ
るので演算パイプラインの処理性能を落とすことになる
。
本発明の目的は、記憶装置よりベクトルレジスタへのデ
ータ転送に中断が生じるような場合【二、レジスタ連鎖
のある演算パイグラインの１Φ作ｆ、任意の時点で必要
論だけ確実に制御できる手段を提供することにあり、そ
のための構成は、１個または、複数個のエレメントを同
時にアクセス可能なベクトルレジスタと、前記ベクトル
レジスタ間で演算を行なう演算パイプラインと、記憶装
置とベクトルレジスタ間でデータ転送を行なうアクセス
パイプラインを１本または複数本備えたベクトル処理装
置において、前記アクセスパイプラインで使用するベク
トルレジスタとベクトルレジスタ読出し動作を行なう演
算またはアクセスパイプラインで使用するベクトルレジ
スタ間でレジスタ連鎖の有無を検出するレジスタ連鎖検
出手段と、記憶装置からベグトルレジスタへデータを転
送する際ｌ二、データ転送開始時点からのベクトルレジ
スタ書込みの転送量とベクトルレジスタ読出し動作を行
なう演算またはアクセスパイプラインの動作開始からの
該パイプラインの動作ｈ１とをそれぞれ検出し、それら
の差量をめる比較手段とを設け、前記レジスタ連鎖検出
手段によりレジスタ連鎖が検出された場合に前記比較手
段から出力されるとコア）のベクトルレジスタへのデー
タ転送量とベクトルレジスタからの読出し動作を行なう
パイプラインの動作量の差量だけ、前記ベクトルレジス
タ読出し動作を行なうパイプラインを余分に動作させる
ことを特徴とするものである。
ータ転送に中断が生じるような場合【二、レジスタ連鎖
のある演算パイグラインの１Φ作ｆ、任意の時点で必要
論だけ確実に制御できる手段を提供することにあり、そ
のための構成は、１個または、複数個のエレメントを同
時にアクセス可能なベクトルレジスタと、前記ベクトル
レジスタ間で演算を行なう演算パイプラインと、記憶装
置とベクトルレジスタ間でデータ転送を行なうアクセス
パイプラインを１本または複数本備えたベクトル処理装
置において、前記アクセスパイプラインで使用するベク
トルレジスタとベクトルレジスタ読出し動作を行なう演
算またはアクセスパイプラインで使用するベクトルレジ
スタ間でレジスタ連鎖の有無を検出するレジスタ連鎖検
出手段と、記憶装置からベグトルレジスタへデータを転
送する際ｌ二、データ転送開始時点からのベクトルレジ
スタ書込みの転送量とベクトルレジスタ読出し動作を行
なう演算またはアクセスパイプラインの動作開始からの
該パイプラインの動作ｈ１とをそれぞれ検出し、それら
の差量をめる比較手段とを設け、前記レジスタ連鎖検出
手段によりレジスタ連鎖が検出された場合に前記比較手
段から出力されるとコア）のベクトルレジスタへのデー
タ転送量とベクトルレジスタからの読出し動作を行なう
パイプラインの動作量の差量だけ、前記ベクトルレジス
タ読出し動作を行なうパイプラインを余分に動作させる
ことを特徴とするものである。
以下に、本発明の詳細を実施例にしたがって説明する。
第４図は本発明の１実施例ζ二よる演算パイプライン制
御回路の構成図であり、第５図は第３図にあわせた第４
図の実施例回路の動作例のタイミング図である。
御回路の構成図であり、第５図は第３図にあわせた第４
図の実施例回路の動作例のタイミング図である。
第４図に訃いて、６は書込みカウント回路、７は演算パ
イプライン動作制御回路、８は減算器、９は選択ゲート
、１０は加算器、１１は書込みカウントレジスタを示す
。
イプライン動作制御回路、８は減算器、９は選択ゲート
、１０は加算器、１１は書込みカウントレジスタを示す
。
また、第５図に示されているように、Ｖ几書込み開始信
号■は時点αで生じ、レジスタ連鎖検出信号■は時点す
で生じ、ＶＲ書込み終了信号■は時点Ｃで生じる。そし
てＶ）１４込み信号■は時点ａ、Ｃ間でアクセスパイプ
ラインがベクトルレジスタへデータ転送を行なうたびに
オン（二なる信号であり、その個数をカウントすること
によりベクトルレジスタへのデータ転送量ヲ知ることが
できる。演算パイプライン動作信号■は、演算パイプラ
インを動作させる際、４Ｕザイクル供給される信号であ
シ、オンのとき演算パイプラインを動作、オフのとき停
止全指示する。レジスタ連鎖時演算パイプライン動作信
号σは演算パイプライン動作信号と同等の信号であり、
演算パイプライン動作信号■が演算パイプラインの動作
／停止全指示する信号に対し、レジスタ連鎖時演算パイ
プライン動作信号σはし゛ジスタ連鎖検出信号（偽がオ
ンになってから演算パイプライン動作信号■と同一の信
号として扱われる。つまり、第３図の時点αから時点す
までの区間Ｔにおいては、レジスタ連鎖積出信号■がオ
ンになっていないので演算パイプライン動作信号■はオ
ンにされて〉す、レジスタ連鎖時演算パイプライン動作
信号σはオフにされている状態である。時点すから時点
Ｃまでの区間においては、レジスタ連鎖検出信号■が６
時点において生じるため、演算パイプライン動作信号■
に同期してレジスタ連鎖時演算バイブライン動作信号σ
が指示される。したがって、このレジスタ連鎖時演算パ
イプライン動作信号■′のオンの個数をカウントするこ
とにより、レジスタ連鎖がある場合の演算パイプライン
の動作量、すなわらベクトルレジスタからのデーター読
出し量を知ることができる。なお、信号■は図示しない
命令処理部から供給され、信号■、■、■は図示しない
アク七スバイブライン内で作成され、供給される。
号■は時点αで生じ、レジスタ連鎖検出信号■は時点す
で生じ、ＶＲ書込み終了信号■は時点Ｃで生じる。そし
てＶ）１４込み信号■は時点ａ、Ｃ間でアクセスパイプ
ラインがベクトルレジスタへデータ転送を行なうたびに
オン（二なる信号であり、その個数をカウントすること
によりベクトルレジスタへのデータ転送量ヲ知ることが
できる。演算パイプライン動作信号■は、演算パイプラ
インを動作させる際、４Ｕザイクル供給される信号であ
シ、オンのとき演算パイプラインを動作、オフのとき停
止全指示する。レジスタ連鎖時演算パイプライン動作信
号σは演算パイプライン動作信号と同等の信号であり、
演算パイプライン動作信号■が演算パイプラインの動作
／停止全指示する信号に対し、レジスタ連鎖時演算パイ
プライン動作信号σはし゛ジスタ連鎖検出信号（偽がオ
ンになってから演算パイプライン動作信号■と同一の信
号として扱われる。つまり、第３図の時点αから時点す
までの区間Ｔにおいては、レジスタ連鎖積出信号■がオ
ンになっていないので演算パイプライン動作信号■はオ
ンにされて〉す、レジスタ連鎖時演算パイプライン動作
信号σはオフにされている状態である。時点すから時点
Ｃまでの区間においては、レジスタ連鎖検出信号■が６
時点において生じるため、演算パイプライン動作信号■
に同期してレジスタ連鎖時演算バイブライン動作信号σ
が指示される。したがって、このレジスタ連鎖時演算パ
イプライン動作信号■′のオンの個数をカウントするこ
とにより、レジスタ連鎖がある場合の演算パイプライン
の動作量、すなわらベクトルレジスタからのデーター読
出し量を知ることができる。なお、信号■は図示しない
命令処理部から供給され、信号■、■、■は図示しない
アク七スバイブライン内で作成され、供給される。
書込みカウント回路６は、これら２つの量の差をめるこ
とにより、ベクトルレジスタ中に先行して書込まれてい
る処理可能データ量を知り、ベクトルレジスタへのデー
タ転送が中断してもそれとは独立して演算パイプライン
の動作を処理可能データ量分だけ進めることを可能にす
る。
とにより、ベクトルレジスタ中に先行して書込まれてい
る処理可能データ量を知り、ベクトルレジスタへのデー
タ転送が中断してもそれとは独立して演算パイプライン
の動作を処理可能データ量分だけ進めることを可能にす
る。
まず時点αでＶ几書込み開始信号のが入力されると、書
込みカウントレジスタ１１は選択ゲート９により初期設
定され、以降カウント動作を開始する。時点αから時点
すまでの区間Ｔでは、演算パイプライン動作制御回路７
がレンスタ連鎖検出信号■により無効化されて訃り、レ
ジスタ連鎖時演算バイブライン動作信号σは毎サイクル
オフのままであるため、書込みカウントレジスタ１１は
。
込みカウントレジスタ１１は選択ゲート９により初期設
定され、以降カウント動作を開始する。時点αから時点
すまでの区間Ｔでは、演算パイプライン動作制御回路７
がレンスタ連鎖検出信号■により無効化されて訃り、レ
ジスタ連鎖時演算バイブライン動作信号σは毎サイクル
オフのままであるため、書込みカウントレジスタ１１は
。
ｖｎ、ｓ込み信号のみをｎ個カウントする。これにより
演算パイプラインが起動される時点すで、１゜込ミカウ
ントレジスタ１１の値は、”ｎ’Ｃｆ１つ演算パイプラ
イン動作制御回路７は、有効化される。その結果、演算
パイプライン動作信号■およびレジスタ連鎖時演算パイ
プライン動作信号■′は毎サイクルにオンになり、演算
パイプラインは演算動作を行なう。他方、記憶装置から
ベクトルレジスタ（ＶＲ）へデータ転送が正常に続けら
れていれば、ＶＲ書込み信号（Ｉｉ）も毎サイクルにオ
ンになる。したがって、減算器８においてＶ几書込み信
号■とレジスタ連鎖時演算パイプラインＩＩＷ作信号σ
の両信号は相殺されるため、減算器８の出力は”ｏ”ｉ
出力し、書込みカウントレジスタ１１はカラン）（ｒ行
なわず、最初の区間Ｔでカウントした値ｎをそのまま保
持する。
演算パイプラインが起動される時点すで、１゜込ミカウ
ントレジスタ１１の値は、”ｎ’Ｃｆ１つ演算パイプラ
イン動作制御回路７は、有効化される。その結果、演算
パイプライン動作信号■およびレジスタ連鎖時演算パイ
プライン動作信号■′は毎サイクルにオンになり、演算
パイプラインは演算動作を行なう。他方、記憶装置から
ベクトルレジスタ（ＶＲ）へデータ転送が正常に続けら
れていれば、ＶＲ書込み信号（Ｉｉ）も毎サイクルにオ
ンになる。したがって、減算器８においてＶ几書込み信
号■とレジスタ連鎖時演算パイプラインＩＩＷ作信号σ
の両信号は相殺されるため、減算器８の出力は”ｏ”ｉ
出力し、書込みカウントレジスタ１１はカラン）（ｒ行
なわず、最初の区間Ｔでカウントした値ｎをそのまま保
持する。
しかし、第３図の時点ｂ’、ｂ“間に示すように、ベク
トルレジスタへのデータ転送が中断された場合には、そ
の間、■几書込み信号が生じないため、レジスタ連鎖時
演算パイプライン動作信号σのみが減算器８の（−）入
力へ印加され、書込みカウントレジスタ１１のカウント
値“ｎ”を１”ずつ減算するように働く。これにより、
ベクトルレジスタへの書込みデータ量に演算パイプライ
ンへの読出しデータ量が追いつく方向で動作が進められ
、そして時点ｂ“でｎ−１０″になったものとすれば、
ここではじめて演算パイプライン動作信号■及びレジス
タ連鎖時演算パイプライン動作信号■′は、次のサイク
ルでオフになり、演算パイプラインの動作の停止が指示
される。
トルレジスタへのデータ転送が中断された場合には、そ
の間、■几書込み信号が生じないため、レジスタ連鎖時
演算パイプライン動作信号σのみが減算器８の（−）入
力へ印加され、書込みカウントレジスタ１１のカウント
値“ｎ”を１”ずつ減算するように働く。これにより、
ベクトルレジスタへの書込みデータ量に演算パイプライ
ンへの読出しデータ量が追いつく方向で動作が進められ
、そして時点ｂ“でｎ−１０″になったものとすれば、
ここではじめて演算パイプライン動作信号■及びレジス
タ連鎖時演算パイプライン動作信号■′は、次のサイク
ルでオフになり、演算パイプラインの動作の停止が指示
される。
その後、時点ｂ″′でベクトルレジスタへのデータ転送
が再開されると、ｖＲ書込み信号もオンとな′す、書込
みカウントレジスタ１１は″’１’ｅカ／ントし、演算
パイプライン動作信号■及びレジスタ連鎖時演算パイプ
ライン動作信号σも復旧される。上記の場合、？Ｌ−″
′０”になる以前にベクトルレジスタへのデータ転送が
再開されたときは、当然に演算パイプライン動作信号及
びレジスタ連鎖時演算パイプライン動作信号がオフにな
らず、演算パイプラインは動作を停止しない。
が再開されると、ｖＲ書込み信号もオンとな′す、書込
みカウントレジスタ１１は″’１’ｅカ／ントし、演算
パイプライン動作信号■及びレジスタ連鎖時演算パイプ
ライン動作信号σも復旧される。上記の場合、？Ｌ−″
′０”になる以前にベクトルレジスタへのデータ転送が
再開されたときは、当然に演算パイプライン動作信号及
びレジスタ連鎖時演算パイプライン動作信号がオフにな
らず、演算パイプラインは動作を停止しない。
次に時点Ｃで、ＶＢ２込み終了は号がオンになると、ベ
クトルレジスタへのデータ転送は終了し、演算パイプラ
イン動作制御回路７は区間Ｔと同一の動作と々るため、
演算パイプライン動作信号■はオン状態、レジスタ連鎖
時演算パイプライン動作信号σはオフ状態となり、演算
パイプライン全停止する必要がなくなる。
クトルレジスタへのデータ転送は終了し、演算パイプラ
イン動作制御回路７は区間Ｔと同一の動作と々るため、
演算パイプライン動作信号■はオン状態、レジスタ連鎖
時演算パイプライン動作信号σはオフ状態となり、演算
パイプライン全停止する必要がなくなる。
このように、演算パイプラインによる演算は、演算パイ
プラインに起動がかかった時点から、途中あるいは最後
にデータ転送が行なわれなくなっても、その時点で書込
みカウント回路６が保持している処理可能データ量だけ
演算パイプラインを動作することを許すようにしている
。また、演算パイプラインが動作するごとに前記書込み
カウント回路から減じる（例えば−１）ようにし、処理
可能データ量が０になった時点ではじめて演算パイプラ
インを停止するようにしているため、余分に演算パイプ
ラインを停止しなくてもよく、性能がアップされる。
プラインに起動がかかった時点から、途中あるいは最後
にデータ転送が行なわれなくなっても、その時点で書込
みカウント回路６が保持している処理可能データ量だけ
演算パイプラインを動作することを許すようにしている
。また、演算パイプラインが動作するごとに前記書込み
カウント回路から減じる（例えば−１）ようにし、処理
可能データ量が０になった時点ではじめて演算パイプラ
インを停止するようにしているため、余分に演算パイプ
ラインを停止しなくてもよく、性能がアップされる。
なお、ベクトルレジスタへの書込みが終了（時点Ｃ）す
れば、演算パイプラインを停止する必要がなくなるとい
うことはいうまでもない。
れば、演算パイプラインを停止する必要がなくなるとい
うことはいうまでもない。
第６図は、演算パイプライン制御回路の他の実施例を示
す。図中、６は書込みカウント回路、７は演算パイプラ
イン動作制御回路、１２は書込みカウントレジスタ、１
３は読出しカウントレジスタ、１４および１５は選択ゲ
ート、１６訃よび１７は加算器、１８は書込み・読出し
差量検出器を示す。
す。図中、６は書込みカウント回路、７は演算パイプラ
イン動作制御回路、１２は書込みカウントレジスタ、１
３は読出しカウントレジスタ、１４および１５は選択ゲ
ート、１６訃よび１７は加算器、１８は書込み・読出し
差量検出器を示す。
本実施例は、書込みデータ量と読出しデータ量とを別々
にカウントし、それぞれ書込みカウントレジスタ１２と
読出しカウントレジスタ１３とに保持させて、これから
書込み舎読出し差量検出器１８によシ差量、すなわちベ
クトルレジスタ中の処理可能データ量をめて、演算パイ
プライン動作制御回路７を制御するものであシ、第４図
の実施例とくらべて書込みカウント回路６の構成が相違
するのみで、基本的な機能は同じものである。
にカウントし、それぞれ書込みカウントレジスタ１２と
読出しカウントレジスタ１３とに保持させて、これから
書込み舎読出し差量検出器１８によシ差量、すなわちベ
クトルレジスタ中の処理可能データ量をめて、演算パイ
プライン動作制御回路７を制御するものであシ、第４図
の実施例とくらべて書込みカウント回路６の構成が相違
するのみで、基本的な機能は同じものである。
以上のように、本発明によればレジスタ連鎖のある２つ
のベクトル命令を、並行処理開始時点の如何に拘らず、
ベクトルレジスタへのデータ転送の中断に対して、常に
ベクトルデータの正当性を保証しつつ、最大の効率金も
って実行させることができる。
のベクトル命令を、並行処理開始時点の如何に拘らず、
ベクトルレジスタへのデータ転送の中断に対して、常に
ベクトルデータの正当性を保証しつつ、最大の効率金も
って実行させることができる。
第１図は一般的なベクトル処理装盈の概略構成図、第２
図はベクトル演算処理の１例を示すタイムチャート、第
３図はベクトル演算処理の他の１例を示すタイムチャー
ト、第４図は本発明の１実施例による演算パイプライン
制御回路の構成図、第５図は第３図をもとに第４図に示
すて丸施例回路のタイムチャート、第６図は本発明の他
の実施例による演算パイプライン制御回路の構成図であ
る。 図中、６は書込みカウント回路、７は演ＪＩＩ ハイグ
ライン動作制御回路、８は減算器、９は選択ゲート、１
０は加算器、１１は書込みカウントレジスタ、■はｖＲ
書込み開始信号、■はレジスタ連鎖検出信号、■はｖＲ
書込み終了信号、■はＶ几書込み信号、■は演算パイプ
ライン動作信号、σはレジスタ連鎖時演算パイプライン
動作信号を示す。 特許出願人 富士通株式会社
図はベクトル演算処理の１例を示すタイムチャート、第
３図はベクトル演算処理の他の１例を示すタイムチャー
ト、第４図は本発明の１実施例による演算パイプライン
制御回路の構成図、第５図は第３図をもとに第４図に示
すて丸施例回路のタイムチャート、第６図は本発明の他
の実施例による演算パイプライン制御回路の構成図であ
る。 図中、６は書込みカウント回路、７は演ＪＩＩ ハイグ
ライン動作制御回路、８は減算器、９は選択ゲート、１
０は加算器、１１は書込みカウントレジスタ、■はｖＲ
書込み開始信号、■はレジスタ連鎖検出信号、■はｖＲ
書込み終了信号、■はＶ几書込み信号、■は演算パイプ
ライン動作信号、σはレジスタ連鎖時演算パイプライン
動作信号を示す。 特許出願人 富士通株式会社
Claims (1)
- １個または、複数個のエレメントを同時にアクセス可能
なベクトルレジスタと、前記ベクトルレジスタ間で演算
を行なう演算パイプラインと、記憶装置とベクトルレジ
スタ間でデータ転送全行なうアクセスパイプラインを１
本または複数本備えたベクトル処理装置に〉いて、前記
アクセスパイプラインでイ吏用するベクトルレジスタと
ベクトルレジスタ読出し動作を行なう演算またはアクセ
スパイプラインで使用するベクトルレジスタ間でレジス
タ連鎖の有無全検出するレジスタ連鎖検出手段と、記憶
装置からベクトルレジスタヘデータを転送する際に、デ
ータ転送開始時点からのベクトルレジスタ書込みの転送
数とベクトルレジスタ読出し動作を行なう演算またはア
クセスパイプラインの動作開始からの該パイプラインの
動作量とをそれぞれ検出し、それらの差量をめる比較手
段とを設け、前記レジスタ連鎖検出手段によりレジスタ
連鎖が検出された場合に前記比較手段から出力されると
ころのベクトルレジスタへのデータ転送量とベクトルレ
ジスタからの読出し動作を行なうパイプラインの動作量
の差量だけ、前記ベクトルレジスタ読出し動作を行なう
パイプラインを余分に動作させることを特徴とするパイ
プライン制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22633283A JPS60118977A (ja) | 1983-11-30 | 1983-11-30 | パイプライン制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22633283A JPS60118977A (ja) | 1983-11-30 | 1983-11-30 | パイプライン制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60118977A true JPS60118977A (ja) | 1985-06-26 |
| JPH02742B2 JPH02742B2 (ja) | 1990-01-09 |
Family
ID=16843505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22633283A Granted JPS60118977A (ja) | 1983-11-30 | 1983-11-30 | パイプライン制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60118977A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01307870A (ja) * | 1988-06-07 | 1989-12-12 | Hitachi Ltd | ベクトル処理装置の制御方式 |
| JPH06201835A (ja) * | 1992-12-28 | 1994-07-22 | Tohoku Electric Power Co Inc | 放射線検出光伝送装置 |
| US5574924A (en) * | 1992-11-30 | 1996-11-12 | Fujitsu Limited | Vector processing device that utilizes post marks to ensure serialization of access requests of vector store instructions |
| JP2002341041A (ja) * | 2002-04-05 | 2002-11-27 | Tohoku Electric Power Co Inc | 放射線検出光伝送装置 |
| JP2009080062A (ja) * | 2007-09-27 | 2009-04-16 | Aloka Co Ltd | サンプル測定装置 |
-
1983
- 1983-11-30 JP JP22633283A patent/JPS60118977A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01307870A (ja) * | 1988-06-07 | 1989-12-12 | Hitachi Ltd | ベクトル処理装置の制御方式 |
| US5574924A (en) * | 1992-11-30 | 1996-11-12 | Fujitsu Limited | Vector processing device that utilizes post marks to ensure serialization of access requests of vector store instructions |
| JPH06201835A (ja) * | 1992-12-28 | 1994-07-22 | Tohoku Electric Power Co Inc | 放射線検出光伝送装置 |
| JP2002341041A (ja) * | 2002-04-05 | 2002-11-27 | Tohoku Electric Power Co Inc | 放射線検出光伝送装置 |
| JP2009080062A (ja) * | 2007-09-27 | 2009-04-16 | Aloka Co Ltd | サンプル測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02742B2 (ja) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6028015B2 (ja) | 情報処理装置 | |
| JPH04367936A (ja) | スーパースカラープロセッサ | |
| JP2677414B2 (ja) | 命令実行のシリアライズ制御方式 | |
| JPH01109466A (ja) | コプロセッサの並行動作制御方式 | |
| JP3400458B2 (ja) | 情報処理装置 | |
| US4385365A (en) | Data shunting and recovering device | |
| JPS60118977A (ja) | パイプライン制御方式 | |
| JP2798121B2 (ja) | データ処理装置 | |
| JPS623347A (ja) | エラ−回復情報退避方式 | |
| JPS5890247A (ja) | 情報処理装置のパイプライン制御方式 | |
| JPS6120893B2 (ja) | ||
| JPS5896345A (ja) | 階層型演算方式 | |
| JPS6259829B2 (ja) | ||
| JPS6119072B2 (ja) | ||
| JPS6326907B2 (ja) | ||
| JPH0452488B2 (ja) | ||
| JPS61131047A (ja) | パイプライン制御方式 | |
| JPH0293756A (ja) | 並列処理計算機 | |
| JPH02217924A (ja) | データ処理装置のストア処理方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH07219771A (ja) | 命令プロセッサ | |
| JPH0238966B2 (ja) | ||
| JPS60118976A (ja) | パイプライン制御方式 | |
| JPH02294761A (ja) | マルチプロセッサシステムの逐次化処理方式 | |
| JPS63174173A (ja) | 情報処理装置 |