JPS6012642B2 - 補助制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は自動制御系に使用される電子計算機が障害を起
したとき、制御系の動作を危険のないよう継続維持させ
るための補助制御方式（Ｂａｃｋ−ｕｐＣｏｎｔｒｏｌ
Ｓｙｓｔｅｍ）に関する。

計算機制御による自動制御方式において、計算機が故障
した場合手動制御の状態に切り替えられる方法が一般化
されているが、制御されるシステムが複雑な場合これで
は不十分であり、制御が継続して行なわれることが要求
される。このため、簡単な補助制御系が設けられるが、
補助制御系への切り替えに伴って制御出力にバンプが発
生してはならず、また何よりも補助制御系は経済的に構
成されなければならない。従釆の補助制御系はアナログ
保持回路を出力に近い側に設けて行なうものが多く、主
計算機動作時のアナログ入力回路を利用できない欠点が
ある。またディジタル保持形のものについてはバンプレ
スである反面停電時のディジタル保持回路の内容消失を
防止する等のため特別の機構が必要であり複雑になる欠
点がある。さらに、従釆の構成では補助制御回路が主計
算機動作時のアナログ入出力回路を利用できないので、
補助制御回路に対して被制御系と直接信号の受渡しを行
なうための高レベル信号に対する配線と変換回路等を別
に設ける必要があり、装置が大型化するとともに高価に
なる欠点があった。本発明はこれを改良するもので、装
置構成が簡単化するとともに、主制御計算機との親和性
のよい補助制御を行うことのできる補助制御方式を提供
することを目的とする。本発明は、主制御計算機と、こ
の主制御計算機に被制御系からの検知入力を与えるアナ
ログ入力回路と、上記主制御計算機から被制御系へ制御
出力を与えるアナログ出力回路と、補助制御回路とを備
え、上記主制御計算機が異常のときに自動的に上記補助
制御回路が代って制御を行なうようにＺ構成された自動
制御方式の補助制御方式において、上記アナログ出力回
路内に被制御系への制御出力を与えるレジスタを備え、
上記補助制御回路内に〜タイミング回路と、このタイミ
ング回路に同期して制御信号をサンプル保持するサンプ
ル保持回路とを備え、上記補助制御回路への被制御系か
らの検知入力は上記アナログ入力回路を介して与えられ
「上記補助制御回路からの制御出力は上記アナログ出力
回路内のレジス外こ与えられるように構成され、上記主
制御計算機の異常発生時に上記入力回路より上記補助制
御回路に与えられている検知入力値をこの補助制御回路
の設定値とし、上記異常発生時以後の検知入力とこの設
定値との差に応じて速度制御信号を発生して上記サンプ
ル保持回路に蓄え、このサンプル保持回路に蓄えられた
内容に従って上記アナログ出力回路に与える制御量の増
減を行なうように制御されることを特徴とする。

本発明は主制御計算機用のアナログ入出力を経由し、デ
ィジタル保持形の制御を行なうことにより上記欠点を除
去し、実用上十分な補助制御方式を提供するものである
。

実施例により詳しく説明する。

第１図は本発明を実施した補助制御方式を使用する制御
系の基本構成図である。第１図で１は主計算機、２はア
ナログ入力回路、３はアナログ出力回路、４は補助制御
装置、５は補助電源、６はデータバスである。主計算機
１、アナログ入力回路２およびアナログ出力回路３は１
つの計算機データバス６に接続されている。アナログ入
力回路２の入力端子ｍには制御用の検知入力がアナログ
信号、例えば熱電対電圧、サーミスタ抵抗などで入力さ
れる。アナログ出力回路３の出力端子ＯＵＴは制御出力
信号がアナログ信号、例えば４〜２０肌Ａの蚤流変化に
より出力される。アナログ入力回路２およびアナログ出
力回路３はそれぞれ補助制御装置４と接続されていて、
入力回路２、出力回路３および補助制御装置４には主電
源が停電した場合にも補助電源５から電力が供給される
よう構成されている。データバス６には第１図では省か
れているが同様な入力回路および出力回路が複数組接続
され各々ル−プが構成されている。主計算機１の故障に
よりひき続き制御を継続しなさればならないループに、
このような補助制御装置を設けることができる。第１図
はその１ル−プを示したものである。このように構成さ
れた制御装置が正常に動作しているときは、入力端子Ｉ
Ｎ‘こ入る情報を入力回路２を経由して主計算機１に取
り込みこれを用いて演算制御を行ない、出力回路３を経
由して出力端子ＯＵＴへ出力信号を送出している。

このような状態で主計算機に異常が発生すると、制御が
継続できるよう補助制御装置４は異常検知信号を受けて
動作を開始し、入力回路２と出力回路３の間に介在して
ひき続き制御を行なう。出力回路３にはディジタル保持
回路があるので、これを利用することにより連続した制
御が可能になる。また、このように主計算機が正常に動
作しているときと共通な入出力回路を使用することによ
り従来の補助制御装置では行なうことのできない速度形
制御を行なうことが可能である。次に第２図を用いて本
発明の方式の構成および動作をさらに詳しく説明する。

第２図は本発明を実施した補助制御装置の構成図である
。第１図の補助制御装置４の構成をさらに詳しく説明す
るものである。第２図の構成を説明すると、ＣＩは入力
変換回路、Ｃ２は設定値保持回路、Ｃ３は速度形制御回
路、Ｃ４はサンプル保持回路、Ｃ５はアップデータ発生
回路、Ｃ６はダウンデータ発生回路、Ｃ７はタイミング
回路、Ｃ８は操作モード切襖回路である。入力変換回路
ＣＩはアナログ入力回路２から測定値入力ＤＩを受け、
出力Ｄ２を制御回路Ｃ３へ、同じくＤ３を設定値保持回
路Ｃ２に結合する。設定値保持回路Ｃ２は入力Ｄ３のほ
か操作モード切換回路Ｃ８からタイミング信号Ｔ３を入
力し、出力Ｄ４を制御回路Ｃ３に結合する。制御回路Ｃ
３はその出力Ｄ５をサンプル保持回路Ｃ４に結合する。
サンプル保持回路Ｃ４は出力Ｄ６をアップデータ発生回
路Ｃ５およびダウンデータ発生回路Ｃ６に分配して結合
する。アップデータ発生回路Ｃ６およびダウン発生回路
Ｃ７のそれぞれの出力Ｄ７およびＤ８は操作モード切換
回路Ｃ８を経由してアナログ出力回路３のレジスタＲＥ
Ｇに出力Ｄ９として結合される。レジスタＲＥＧ出力は
符号電流変換回路ＣＯＮＶを経て制御信号を出力する。
タイミング回路Ｃ７はタイミング信号ＴＩを制御回路Ｃ
３に、Ｔ２をサンプル保持回路Ｃ４、アップデータ発生
回路Ｃ５およびダウンデータ発生回路Ｃ６に送出する。
タイミング回路Ｃ７はアナログ出力回路３の出力信号に
同期するよう、ＥＴＩにより結合することもできる。こ
のようにすれば出力信号送出中にその値が変化するよう
なことがない。しかしこれは必ずしも必要なものでなく
、タイミング回路Ｃ７は独立同期としてもよい。このよ
うに構成された装置の動作を説明すると、制御装置全体
の操作モードとして、自動制御（ＡＵＴＯ）、手動制御
（ＭＡＮＵＡＬ）、補助制御（ＢＡＣＫ−ＵＰ）、凍結
（ＦＲＥＥＺＮＧ）の４つのモードがある。

この４つのモードのうち、自動、手動および凍結の制御
モー門こついては詳しく述べることを省き、本発明の主
旨である補助制御モ−Ｈこついて第３図を用いて述べる
。第３図は補助制御モードに切り替えられた場合のタイ
ミングチャートである。各信号を表わす符号は第２図の
構成図に対応している。また以下に述べる動作説明に対
応する番号が図の中に記されている。いま、自動制御モ
ードで主計算機が正常な自動制御状態にあるものとする
。この場合には第２図で補助制御装置４からの出力はな
い。検知入力ＤＩには常時信号入力があり、入力変換回
路ＣＩは動作を続け出力Ｄ２および○３を送出している
が、設定健保持回路Ｃ２では自動モードである限り出力
Ｄ４がＤ２に等しくなるよう、すなわち補助制御装置の
設定値を入力検知信号に等しくして動作している。この
ため制御回路Ｃ３以降の全ての回路に出力が現われず、
出力回路３に入力される信号Ｄ９にも信号はない。この
状態で主計算機に故障が発生したものとしよう。■ 計
算機が故障し、出力回路３から操作モード切替回路Ｃ８
にＦＡＬＬ信号が入力すると、追尾中止信号Ｔ３が回路
Ｃ８から設定値保持回路Ｃ２へ送られる。

■ この結果、設定値Ｄ４は信号Ｔ３の到着時点の検知
入力値を保持する。

Ｄ４は手動による新しい命令が入力されるまで補助制御
モードの設定値となる。■ 検知入力Ｄ２の○４に対す
る変化に応じて補助制御回路Ｃ３は制御を開始する。

■ 制御世力Ｄ５が現われる。

（第３図Ｄ５実線）■ 最初のサンプルホールドタイミ
ングが来るとＤ５がサンプルホールドされ、Ｄ６（点線
）が得られる。

■ ○６は正であるからアップデータ発生回路Ｃ５が動
作する。

ここで信号Ｄ６の大きさが時間幅に変換される。■ 一
方、Ｔ２のサンプルホールドタイミングの直後に、制御
回路Ｃ３の出力○５のリセットタィミングＴＩが発生し
、騒く短い時間ちでリセットを完了する。

■ ○６の信号の大きさに比例した時間７，を経過する
とＤ６のデータ変換を終了する。

この７，の時間に０７は回路Ｃ８を経て出力Ｄ９に現わ
れ，． レジスタＲＥＧの内容を７，に比例した分だけ
増加させる。■ タイミング信号Ｔ２によりレジスタＲ
ＥＧの内容を変化するに十分な時間ｔ２の経過後Ｃ４の
サンプルホールドは解除され、Ｄ６は再びＤ５に一致し
て動作する。

■ タイミング信号Ｔ２により、次のサンプルホールド
タイミングがくると上記動作を繰り返す。なおＤ６が負
になると、ダウンデータ発生回路Ｃ６により出力Ｄ８が
得られ、レジスタＲＥＧの内容をすに比例して減少させ
るよう動作する。（第３図Ｄ８のヶ４，ヶ５）レジスタ
ＲＥＧの内容は周期的に変換回路ＣＯＮＶによりアナロ
グ信号に変換され、制御出力信号となる。以上述べたよ
うに本発明の方式により、簡単な構成でディジタルホー
ルド形の補助制御方式を得ることができる。

これは主計算機のアナログ入力および出力を使うため、
主計算機のバックアップとして適合性がよく優れた形態
である。これにより、補助制御回路への信号受渡しが低
レベルによることになり、回路が簡単化されるとともに
、被制御系との結合のために大型のハードウェアを別に
設ける必要のなくなる優れた効果が生じる。また出力が
速度形であるため、切り替えに伴うバンプが発生しない
特徴がある。補助制御回路において、制御出力をサンプ
ルホールドする方法は従来なかったもので、デジタルホ
ールドとの適合性を高めるものである。さらにタイミン
グ回路Ｃ７をアナログ出力回路３の出力周期に応じて信
号ＥＴＩにより同期させる場合には、タイミング回路の
構成を簡単にすることができる。なお、上記実施例では
アナログ入力に応じてパルス幅を変化させる制御回路を
述べたが、これを全てディジタル化して制御しても、全
く同様に本発明を実施できることは言うまでもない。

【図面の簡単な説明】

第１図は本発明の実施例方式の基本構成図。 第２図は第１図の構成で補助制御装置の構成を詳しく示
す構成図。第３図は第２図の構成図に示す各部分の動作
のタイミングチャートである。図で、１は主計算機、２
はアナログ入力回路、３はアナログ出力回路、４は補助
制御回路、５は補助電源装鷹である。 また、図に示された各構成要素は次のとおり。ＣＩ・・
…・入力変換回路、Ｃ２・・…・設定値保持回路、Ｃ３
・・・・・稀。御回路、Ｃ４…・・・サンプルホールド
回路、Ｃ５・・…・アップデータ発生回路、Ｃ６・・・
・・・ダウンデータ発生回路、Ｃ７・・・・・・タイミ
ング発生回路、Ｃ８…・・・操作モード切換回路。努′
図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １ 主制御計算機と、この主制御計算機に被制御系から
   の検知入力を与えるアナログ入力回路と、上記主制御計
   算機から被制御系へ制御出力を与えるアナログ出力回路
   と、補助制御回路とを備え、上記主制御計算機が異常の
   ときに自動的に上記補助制御回路が代って制御を行なう
   ように構成された自動制御方式の補助制御方式において
   、上記アナログ出力回路内に被制御系への制御出力を与
   えるレジスタを備え、上記補助制御回路内に、タイミン
   グ回路と、このタイミング回路に同期して制御信号をサ
   ンプル保持するサンプル保持回路とを備え、上記補助制
   御回路への被制御系からの検知入力は上記アナログ入力
   回路を介して与えられ、上記補助制御回路からの制御出
   力は上記アナログ出力回路内のレジスタに与えられるよ
   うに構成され、上記主制御計算機の異常発生時に上記入
   力回路より上記補助制御回路に与えられている検知入力
   値をこの補助制御回路の設定値とし、上記異常発生時以
   後の検知入力とこの設定値との差に応じて速度制御信号
   を発生して上記サンプル保持回路に蓄え、このサンプル
   保持回路に蓄えられた内容に従って上記アナログ出力回
   路に与える制御量の増減を行なうように制御されること
   を特徴とする補助制御方式。 ２ 補助制御回路内のタイミング回路をアナログ出力回
   路の出力周期に同期して制御する特許請求の範囲第１項
   記載の補助制御方式。