JPS60128708A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS60128708A JPS60128708A JP58236857A JP23685783A JPS60128708A JP S60128708 A JPS60128708 A JP S60128708A JP 58236857 A JP58236857 A JP 58236857A JP 23685783 A JP23685783 A JP 23685783A JP S60128708 A JPS60128708 A JP S60128708A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- circuit
- comparator
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、コンパレータを使用した発振回路に関する
。
。
一般に、この種の発振回路は、例えば’ｉ’ｌ、’ １
図に示すように構成されている。図において、１１はコ
ンパレータで、このコンノやレータ１ノの反転入力端（
−）には、電源ＶＣＣと接地点間に直列接続された抵抗
Ｒ１ｅ Ｒｓ ｅ Ｒｓのうちの抵抗Ｒ１とＲ，との接
点が接続され、非反転入力端（＋）・には端子１２１が
接続される。この端子１２１と接地点間にはコンデンサ
Ｃ！が外付ケされる。上記コンツクレータ１１の出力端
には端子１２２が接続されるとともに、バッファ１３を
介して出力端子１２３が接続される。
図に示すように構成されている。図において、１１はコ
ンパレータで、このコンノやレータ１ノの反転入力端（
−）には、電源ＶＣＣと接地点間に直列接続された抵抗
Ｒ１ｅ Ｒｓ ｅ Ｒｓのうちの抵抗Ｒ１とＲ，との接
点が接続され、非反転入力端（＋）・には端子１２１が
接続される。この端子１２１と接地点間にはコンデンサ
Ｃ！が外付ケされる。上記コンツクレータ１１の出力端
には端子１２２が接続されるとともに、バッファ１３を
介して出力端子１２３が接続される。
上記端子１２２と接地点間にはコンデンサＣ２が１・１
１接される。才だ、上記出力端子１２３にはインバータ
１４を介して端子１２４が接続され、この端子１２４に
は外付けの抵抗Ｒ４を介して端子１２１が接続されて帰
還回路が形成される。
１接される。才だ、上記出力端子１２３にはインバータ
１４を介して端子１２４が接続され、この端子１２４に
は外付けの抵抗Ｒ４を介して端子１２１が接続されて帰
還回路が形成される。
さらに、上記バッファ１３の出力端には、抵抗Ｒ５を介
してＮＰＮ形のトランジスタＱ１のペースが接続される
。このトランジスタＱ１のコレクタに（件、上記抵抗Ｒ
２とＲ３との接続点が接（＋、４ｔ＋ ＊れ、エミ、り
は接地される。なお、一点鎖線１５で１３；（んだ領域
がガ）積回路（ＩＣ）化される部分である。
してＮＰＮ形のトランジスタＱ１のペースが接続される
。このトランジスタＱ１のコレクタに（件、上記抵抗Ｒ
２とＲ３との接続点が接（＋、４ｔ＋ ＊れ、エミ、り
は接地される。なお、一点鎖線１５で１３；（んだ領域
がガ）積回路（ＩＣ）化される部分である。
上記のよう々＋トＹ成において、抵抗Ｒ４とコンデンサ
Ｃ１とは積分回路を構成しており、帰還されたコンパレ
ータ１１の出力を積分して三角波を生成するものである
。抵抗Ｒ１ｐＲ１ｍおよびＲｓは、コンツクレータ１１
の反転入力端（−）側に基準電源を供給するだめの基準
電源回路を構成しており、スイッチング用トランジスタ
Ｑ１のオン／オフ状態に応じてコンツクレータ１ノへの
供給電圧が制御される。
Ｃ１とは積分回路を構成しており、帰還されたコンパレ
ータ１１の出力を積分して三角波を生成するものである
。抵抗Ｒ１ｐＲ１ｍおよびＲｓは、コンツクレータ１１
の反転入力端（−）側に基準電源を供給するだめの基準
電源回路を構成しており、スイッチング用トランジスタ
Ｑ１のオン／オフ状態に応じてコンツクレータ１ノへの
供給電圧が制御される。
次に、上記のような構成において動作を説明する。電源
が投入された直後においては、コンデンサＣ１は放電状
態であるので、コンパレータ１ノの非反転入力端（＋）
側はロー（Ｌ″）レベルと々す、反転入力端（−）側は
抵抗Ｒ１とＲ２＋Ｒｓ との抵抗値比によって決定され
る所定のレベルＶｌ （ハイレベル）となる。従って、
コンパレータ１１の出力は″Ｌ″レベルであり、バッフ
ァ１３の出力もＩＩ Ｌ”レベルであるので、トランジ
スタＱ１−はオフ状態とがる。
が投入された直後においては、コンデンサＣ１は放電状
態であるので、コンパレータ１ノの非反転入力端（＋）
側はロー（Ｌ″）レベルと々す、反転入力端（−）側は
抵抗Ｒ１とＲ２＋Ｒｓ との抵抗値比によって決定され
る所定のレベルＶｌ （ハイレベル）となる。従って、
コンパレータ１１の出力は″Ｌ″レベルであり、バッフ
ァ１３の出力もＩＩ Ｌ”レベルであるので、トランジ
スタＱ１−はオフ状態とがる。
との時、インバータ１４の出力はハイ（ＩＨ”）レベル
となるので、コンデンサＣ１に充電が開始される。次に
、コンデンサＣ１への充電によって、コンツクレータ１
１の非反転入力端（」−）側の電位が反転入力端（−）
側の１１１位■１より上昇スると、このコンパレータ１
ノの出力はＨ”レベルとな９、コンデン−１１？−Ｃ２
へノ充電が開始される。そして、コンデンサＣ２への充
電によってバッファ１３の出力がＨ”レベルとなると上
記トランジスタＱ１がオン状態となる。これによって、
コンツクレータ１ノの反転入力節（−）には、抵抗Ｒ，
とＲ２との抵抗分割によって設定される所定雷１位Ｖ２
（Ｖ２ ＜Ｖｌ ）が供給される。この時、インバー
タ１４の出力はＬ”レベルであるので、コンデンサＣ１
に充電された１４（荷は徐々に放電され、コンツクレー
タ１１の非反転入力端（＋）側の電位が反転入力端（−
） 側の１１ｉ位ｖ２ より低下すると、このコン・ｅ
レータ１１の出力が町びＩＩ Ｌ ＃レベルに反転する
。こ牙■によって、コンデンサＣ２に充′１］；、さノ
）／こ１ｂ、 Ｑが放電され、バッファ１３の出力が°
゛Ｌ″Ｌ″レベルとトランジスタＱ＋がオフ 状７７ｊ
ｉ 、！：々って、コンパレータ１１の反転入力端（−
）への印加ｍ圧がＶ、レベルとなる。上ｍｌミした動作
を順次繰り返すことにより、出力端子１２３から発振出
力φを得る。すなわち、コンツクレータ１ノにヒステリ
シス特性を与えることにより発振出力φを得ている。な
お、発振周波数は、コンデンサＣ１と抵抗Ｒ４の抵抗値
によって決定され、コンデンサＣ２はノイズ吸収用のも
のである。
となるので、コンデンサＣ１に充電が開始される。次に
、コンデンサＣ１への充電によって、コンツクレータ１
１の非反転入力端（」−）側の電位が反転入力端（−）
側の１１１位■１より上昇スると、このコンパレータ１
ノの出力はＨ”レベルとな９、コンデン−１１？−Ｃ２
へノ充電が開始される。そして、コンデンサＣ２への充
電によってバッファ１３の出力がＨ”レベルとなると上
記トランジスタＱ１がオン状態となる。これによって、
コンツクレータ１ノの反転入力節（−）には、抵抗Ｒ，
とＲ２との抵抗分割によって設定される所定雷１位Ｖ２
（Ｖ２ ＜Ｖｌ ）が供給される。この時、インバー
タ１４の出力はＬ”レベルであるので、コンデンサＣ１
に充電された１４（荷は徐々に放電され、コンツクレー
タ１１の非反転入力端（＋）側の電位が反転入力端（−
） 側の１１ｉ位ｖ２ より低下すると、このコン・ｅ
レータ１１の出力が町びＩＩ Ｌ ＃レベルに反転する
。こ牙■によって、コンデンサＣ２に充′１］；、さノ
）／こ１ｂ、 Ｑが放電され、バッファ１３の出力が°
゛Ｌ″Ｌ″レベルとトランジスタＱ＋がオフ 状７７ｊ
ｉ 、！：々って、コンパレータ１１の反転入力端（−
）への印加ｍ圧がＶ、レベルとなる。上ｍｌミした動作
を順次繰り返すことにより、出力端子１２３から発振出
力φを得る。すなわち、コンツクレータ１ノにヒステリ
シス特性を与えることにより発振出力φを得ている。な
お、発振周波数は、コンデンサＣ１と抵抗Ｒ４の抵抗値
によって決定され、コンデンサＣ２はノイズ吸収用のも
のである。
ところで、上記のような構成において、コンデンサＣ１
＋Ｃ２には大容量のものが必要であり、集積化が困帷で
ある。このため、外利けする必要があす、ｊｊＪ、１４
造工程が煩雑化するのみならず、専用の端子が必要とな
る。現在、回路の１チツプ化が進められており、外付は
部品点数の削減による製造工程の簡略化、低コスト化お
よび端子数の低減が強く９寸れている。
＋Ｃ２には大容量のものが必要であり、集積化が困帷で
ある。このため、外利けする必要があす、ｊｊＪ、１４
造工程が煩雑化するのみならず、専用の端子が必要とな
る。現在、回路の１チツプ化が進められており、外付は
部品点数の削減による製造工程の簡略化、低コスト化お
よび端子数の低減が強く９寸れている。
この発明は上記のような事情に鑑みてｈされたもので、
その目的とするところは、外付は部品点数の削減による
製造工程の簡略化、低コスト化および端子数の低減を図
れる発振回路を提供することである。
その目的とするところは、外付は部品点数の削減による
製造工程の簡略化、低コスト化および端子数の低減を図
れる発振回路を提供することである。
すなわち、この発明においては、前記第１図に瞥けるノ
イズ吸収用のコンデンサＣ２に代えてｊ「メ延回路を設
け、この遅延回路によってコンパレータ１１の出力を遅
延させ、この遅延時間によってノイズ吸収を行なうよう
にしたものである。
イズ吸収用のコンデンサＣ２に代えてｊ「メ延回路を設
け、この遅延回路によってコンパレータ１１の出力を遅
延させ、この遅延時間によってノイズ吸収を行なうよう
にしたものである。
以下、この発明の一実施例について図面を参照して説明
する。第２図において、前記第１図と同一＋：°Ｖ成部
には同じ符号を付してその説明は省略する。すなわち、
前記第１図におけるコンデンサＣ２とバッファ１３に代
工て、コンツクレータ１ノの出力端と出力端子１２３間
に遅延回路１６を配設するとともに、この遅延回路１６
の出力でスイッチング用のトランジスタＱ１を冶通制御
するインバータ１４′を設けたものである。この遅延回
路１．６は例えば第３図に示すように４″＋、７成され
る。コンパレータ１１の出力端には、エミッタが接地さ
れたＮＰＮ型トランジスタＱ２のペースが接続される。
する。第２図において、前記第１図と同一＋：°Ｖ成部
には同じ符号を付してその説明は省略する。すなわち、
前記第１図におけるコンデンサＣ２とバッファ１３に代
工て、コンツクレータ１ノの出力端と出力端子１２３間
に遅延回路１６を配設するとともに、この遅延回路１６
の出力でスイッチング用のトランジスタＱ１を冶通制御
するインバータ１４′を設けたものである。この遅延回
路１．６は例えば第３図に示すように４″＋、７成され
る。コンパレータ１１の出力端には、エミッタが接地さ
れたＮＰＮ型トランジスタＱ２のペースが接続される。
このトランジスタＱ２のコレクタには、第１の定電流源
１７１を介して電源電圧ＶＣＣが印加される電源ライン
１８力呈接続される。壕だ、上記トランジスタＱ２のコ
レクタには、エミッタが接地されたＮＰＮ形トランジス
タＱ３のペースが接続され、このトランジスタＱ３のコ
レクタには、第２の定電流源１７２を介して電源ライン
１８が接続される。
１７１を介して電源電圧ＶＣＣが印加される電源ライン
１８力呈接続される。壕だ、上記トランジスタＱ２のコ
レクタには、エミッタが接地されたＮＰＮ形トランジス
タＱ３のペースが接続され、このトランジスタＱ３のコ
レクタには、第２の定電流源１７２を介して電源ライン
１８が接続される。
上記トランジスタＱ２＋Ｑｓのコレクタ間には、コンデ
ンサＣ３が挿接されるとともに、トランジスタＱ３のコ
レクタには、コレクタが電源ライン１８に接続されたＮ
ＰＮ形トランジスタＱ４のペースが接続される。上記ト
ランジスタＱ４のエミッタには、抵抗Ｒ６＊Ｒｔをそれ
ぞｈ直列に介して接地点が接続され、これら抵抗Ｒ６＋
Ｒ７の接続点には、エミッタが接地されたＮＰＮ形トラ
ンジスタＱｓのペースが接続される。そして、上記トラ
ンジスタＱ５のコレクタには、抵抗Ｒ８を介して電源ラ
イン１８が接続さえしるとともに、出力端子１２３．が
接続されて成る。
ンサＣ３が挿接されるとともに、トランジスタＱ３のコ
レクタには、コレクタが電源ライン１８に接続されたＮ
ＰＮ形トランジスタＱ４のペースが接続される。上記ト
ランジスタＱ４のエミッタには、抵抗Ｒ６＊Ｒｔをそれ
ぞｈ直列に介して接地点が接続され、これら抵抗Ｒ６＋
Ｒ７の接続点には、エミッタが接地されたＮＰＮ形トラ
ンジスタＱｓのペースが接続される。そして、上記トラ
ンジスタＱ５のコレクタには、抵抗Ｒ８を介して電源ラ
イン１８が接続さえしるとともに、出力端子１２３．が
接続されて成る。
なお、一点ｆ４ａｌＱ内は波形整形回路を構成している
。
。
次に、−１−記のよりな構成において、ｆ５４図のタイ
ミングチャートを参照しつつ動作を説明す７、。なお、
：Ｊｌｌ一本釣な凹１作は前記第１図の場合と同様であ
るので刀本励作については概略的に記−」。１１１、）
ＩＱｊが投入された直後においては、コンノぐレ−４１
１の出力Ｄ１１パＬ＃レベルであり、トランジスタＱ２
はオフ状態となる。これによ−って、トランジスタＱ３
はオン状態となり、トランジスタＱ＜ｔＱ５はオフ状態
となるので、ｌ・ランノスタＱ５のコレクタ（ｉｔｌｉ
の電位（遅延回１］、・の出力Ｉ）２）は” ＴＩ”レ
ベルとなる。この” ＩＩ ”レベルの化分Ｉ′）２が
コンパレータ１１の非反転入力端（−Ｆ） １ｒｌｌ＋
にす昂還されてコンデンサＣＩに充電が開始される。こ
の時、インバータｔ ４′ノ出力ｎ ” Ｌ ”レベル
であるので、トランジスタ−Ｑ１はオフ状態である。次
に、コンデンサＣ１に電荷が蓄Ｈ１ｔされてコンパレー
タ１１の非反転入力端（＋）側の電位が、抵抗Ｒ，とＲ
，＋Ｒｓとによる電源電圧ＶＣＣの抵抗分割比によって
決定される電位ｖ１ より大きくなった時刻ｔｌにおい
て、このコンパレータ１ノの出力は″Ｈ＃レベルとなる
。従って、トランジスタＱ２がオン状態、Ｑ３がオフ状
態となり、電流源１７！の電流はコンデンサＣ３、トラ
ンジスタＱ２のコレクタ、エミッタ間を介して接地点に
流れる。これによってトランジスタＱ３のコレクタ側ノ
ードＮａの電位は、Ｉ ｚ／Ｃ３の傾きでゆっくりと立
ち上がる。ノードＮａの電位がトランジスタＱ４の導通
レベルまで上昇した時刻ｔ、において、このトランジス
タＱ４がオン状態となると、トランジスタＱｓ もオン
状態となシ、遅延回路１６の出力Ｄ２は″′Ｌ″レベル
となる。従って、コンデンサＣ１に蓄積された電荷が徐
々に放電され始める。この時、インバータ１４′の出力
は旦”レベルとなるので、トランジスタＱｌがオン状態
となり、コンノぞレータ１１の反転入力端（−）にはｖ
２なる電位が供給される。そして、コンパレータ１１の
非反転入力端（＋）側の電位が上記レベル■２より低下
した時刻ｔ３に卦いて、コンツクレータ１１の出力Ｄｌ
ｌｄ再びＬ”レベルとなる。従って、トランジスタＱ２
がオフ状態、Ｑ３がオン状態となる。この時刻ｔ３にお
いては、コンデンサＣ３とトランジスタＱ３とでミラー
積分回路が構成され、ノードＮａの電位は、１１／Ｃ３
の傾きで徐々に立ち下がる。そして、このノードＮａの
電位がトラン・ゾスタＱ４の非導通レベルまで低下した
時刻ｔ４において、トランジスタＱ４１Ｑ５はオン状態
となり、出力Ｄ２は″Ｈ＃レベルとなる。従って、コン
デンサｃｌに再び充電が開始されるとともに、インバー
タ１４′の出力が” Ｌ”レベルとなってトランジスタ
Ｑｔ７５’オフ状態となるので、コンツクレータ１１の
非反転人力；’Ｊ （＋ ）への供給電位がレベルｖ凰
となる。
ミングチャートを参照しつつ動作を説明す７、。なお、
：Ｊｌｌ一本釣な凹１作は前記第１図の場合と同様であ
るので刀本励作については概略的に記−」。１１１、）
ＩＱｊが投入された直後においては、コンノぐレ−４１
１の出力Ｄ１１パＬ＃レベルであり、トランジスタＱ２
はオフ状態となる。これによ−って、トランジスタＱ３
はオン状態となり、トランジスタＱ＜ｔＱ５はオフ状態
となるので、ｌ・ランノスタＱ５のコレクタ（ｉｔｌｉ
の電位（遅延回１］、・の出力Ｉ）２）は” ＴＩ”レ
ベルとなる。この” ＩＩ ”レベルの化分Ｉ′）２が
コンパレータ１１の非反転入力端（−Ｆ） １ｒｌｌ＋
にす昂還されてコンデンサＣＩに充電が開始される。こ
の時、インバータｔ ４′ノ出力ｎ ” Ｌ ”レベル
であるので、トランジスタ−Ｑ１はオフ状態である。次
に、コンデンサＣ１に電荷が蓄Ｈ１ｔされてコンパレー
タ１１の非反転入力端（＋）側の電位が、抵抗Ｒ，とＲ
，＋Ｒｓとによる電源電圧ＶＣＣの抵抗分割比によって
決定される電位ｖ１ より大きくなった時刻ｔｌにおい
て、このコンパレータ１ノの出力は″Ｈ＃レベルとなる
。従って、トランジスタＱ２がオン状態、Ｑ３がオフ状
態となり、電流源１７！の電流はコンデンサＣ３、トラ
ンジスタＱ２のコレクタ、エミッタ間を介して接地点に
流れる。これによってトランジスタＱ３のコレクタ側ノ
ードＮａの電位は、Ｉ ｚ／Ｃ３の傾きでゆっくりと立
ち上がる。ノードＮａの電位がトランジスタＱ４の導通
レベルまで上昇した時刻ｔ、において、このトランジス
タＱ４がオン状態となると、トランジスタＱｓ もオン
状態となシ、遅延回路１６の出力Ｄ２は″′Ｌ″レベル
となる。従って、コンデンサＣ１に蓄積された電荷が徐
々に放電され始める。この時、インバータ１４′の出力
は旦”レベルとなるので、トランジスタＱｌがオン状態
となり、コンノぞレータ１１の反転入力端（−）にはｖ
２なる電位が供給される。そして、コンパレータ１１の
非反転入力端（＋）側の電位が上記レベル■２より低下
した時刻ｔ３に卦いて、コンツクレータ１１の出力Ｄｌ
ｌｄ再びＬ”レベルとなる。従って、トランジスタＱ２
がオフ状態、Ｑ３がオン状態となる。この時刻ｔ３にお
いては、コンデンサＣ３とトランジスタＱ３とでミラー
積分回路が構成され、ノードＮａの電位は、１１／Ｃ３
の傾きで徐々に立ち下がる。そして、このノードＮａの
電位がトラン・ゾスタＱ４の非導通レベルまで低下した
時刻ｔ４において、トランジスタＱ４１Ｑ５はオン状態
となり、出力Ｄ２は″Ｈ＃レベルとなる。従って、コン
デンサｃｌに再び充電が開始されるとともに、インバー
タ１４′の出力が” Ｌ”レベルとなってトランジスタ
Ｑｔ７５’オフ状態となるので、コンツクレータ１１の
非反転人力；’Ｊ （＋ ）への供給電位がレベルｖ凰
となる。
−ヒ述した動作を順次繰り返すことにより、出力＋”４
：、、Ｈ子１２３から発振出力φを得る。なお、遅延回
路１６の遅延時間は、コンデンサＣ３の容量および電流
源、’７１ｍ１７２の供給電流ＩＩｓ■、によって決定
される。
：、、Ｈ子１２３から発振出力φを得る。なお、遅延回
路１６の遅延時間は、コンデンサＣ３の容量および電流
源、’７１ｍ１７２の供給電流ＩＩｓ■、によって決定
される。
このような構成では、コンデンサによるノイズの吸収に
代えて、遅延回路による遅延時間を利用してノイズの吸
収を行なうようにしだので、外付はコンデンサＣ２を不
要にでき、製造工程の簡単化および専用端子“数の低減
を図れる。なお、上記第３図におけるコンデンサＣ３は
、容量の小さいもので良いのでＩＣ化が可能である。
代えて、遅延回路による遅延時間を利用してノイズの吸
収を行なうようにしだので、外付はコンデンサＣ２を不
要にでき、製造工程の簡単化および専用端子“数の低減
を図れる。なお、上記第３図におけるコンデンサＣ３は
、容量の小さいもので良いのでＩＣ化が可能である。
また、上記実施例においては、入力インピーダンスの高
いバッファとしてエミッタフォロワを用いた波形整形回
路を設けたが、とれに代えてコンパレータを用いても良
い。
いバッファとしてエミッタフォロワを用いた波形整形回
路を設けたが、とれに代えてコンパレータを用いても良
い。
第５図は、前記第３図に示した遅延回路の具体的な構成
例を示している。図において、前記第３図と同一構成部
に同じ符号を付す。すなわち、トランジスタＱ２−Ｑ３
へのコレクタ電流を供給する電流源として、マルチコレ
クタを有するＰＮＰ形トランジスタＱ６およびＰＮＰ形
トランジスタＱフ、抵抗Ｒ９から成る電流源回路２０を
設けるとともに、ＰＮＰ形のトランジスタＱｓ ｒＱｅ
ＩＱＩＩおよび抵抗Ｒ１０２Ｒ１１から成るカレント
ミラー回路２１を設け、上記トランジスタＱｓ ｒＱｅ
ＩＱＩＩの共通ペースを抵抗ＲＩ２を介し、て正１源
ＶＣＣに接続する。そして、トランジスタＱ４にダーリ
ントン接続したＮＰＮ形トランジスタＱＩＯを設け、こ
のトランジスタＱＩＧのエミッタと接地点間に電圧設定
用のダイオード２２を設けたものである。
例を示している。図において、前記第３図と同一構成部
に同じ符号を付す。すなわち、トランジスタＱ２−Ｑ３
へのコレクタ電流を供給する電流源として、マルチコレ
クタを有するＰＮＰ形トランジスタＱ６およびＰＮＰ形
トランジスタＱフ、抵抗Ｒ９から成る電流源回路２０を
設けるとともに、ＰＮＰ形のトランジスタＱｓ ｒＱｅ
ＩＱＩＩおよび抵抗Ｒ１０２Ｒ１１から成るカレント
ミラー回路２１を設け、上記トランジスタＱｓ ｒＱｅ
ＩＱＩＩの共通ペースを抵抗ＲＩ２を介し、て正１源
ＶＣＣに接続する。そして、トランジスタＱ４にダーリ
ントン接続したＮＰＮ形トランジスタＱＩＯを設け、こ
のトランジスタＱＩＧのエミッタと接地点間に電圧設定
用のダイオード２２を設けたものである。
」ニ記のような構成において、基本的な動作は前記第３
図の場合と同様であるので、その詳細な説明は省略する
。
図の場合と同様であるので、その詳細な説明は省略する
。
第６図は、この発明の他の実施例を示すもので、前記第
２１Ｍ＋においては、コンツクレータ１１の反転入力端
（−）側に基準電源回路、非反転入力端（＋）側に帰還
回路を設けていたのに対し、非反転入力端（＋）側に基
準電源回路を設け、反転入力端（−）側に帰還回路を形
成したものである。この場合はインバータ１４を帰還回
路に設ける。このような構成においてはコン・ｅレータ
１１の出力レベルが逆になるだけで上記実施例と同様な
動作を行ない、同様な効果が得られるのはもちろんであ
る。
２１Ｍ＋においては、コンツクレータ１１の反転入力端
（−）側に基準電源回路、非反転入力端（＋）側に帰還
回路を設けていたのに対し、非反転入力端（＋）側に基
準電源回路を設け、反転入力端（−）側に帰還回路を形
成したものである。この場合はインバータ１４を帰還回
路に設ける。このような構成においてはコン・ｅレータ
１１の出力レベルが逆になるだけで上記実施例と同様な
動作を行ない、同様な効果が得られるのはもちろんであ
る。
以上説明したようにこの発明によれば、外付は部品点数
の削減による泄造工程の簡略化、低コスト化および端子
数の低減を図れる発振回路が得られる。
の削減による泄造工程の簡略化、低コスト化および端子
数の低減を図れる発振回路が得られる。
第１Ｍは従来の発振回路を説明するだめの回路図、第２
図はこの発明の一実施例に係る発振回路を説明するだめ
の回路図、第３図は上記第２図の回路における遅延回路
の構成例を示す回路図、第４図は上記第３図の回路の動
作を説明するためのタイミングチャート、第５図は−Ｆ
記第２図の回路における遅延回路の他の構成例を示す回
路図、第６図はこの発明の他の実／１ｒｌｊ例を示す回
路図である。 １１・・・コンパレータ、１６・・・遅延回路、Ｒ１−
Ｒ１１・・・抵抗、Ｑｌ 〜Ｑｔｏ・・・トランジスタ
、Ｃ１〜Ｃ３・・・コンデンサ、１９・・・波形整形回
路。 ｉ１５図 第６図
図はこの発明の一実施例に係る発振回路を説明するだめ
の回路図、第３図は上記第２図の回路における遅延回路
の構成例を示す回路図、第４図は上記第３図の回路の動
作を説明するためのタイミングチャート、第５図は−Ｆ
記第２図の回路における遅延回路の他の構成例を示す回
路図、第６図はこの発明の他の実／１ｒｌｊ例を示す回
路図である。 １１・・・コンパレータ、１６・・・遅延回路、Ｒ１−
Ｒ１１・・・抵抗、Ｑｌ 〜Ｑｔｏ・・・トランジスタ
、Ｃ１〜Ｃ３・・・コンデンサ、１９・・・波形整形回
路。 ｉ１５図 第６図
Claims (2)
- （１） コンノやレータと、このコンパレータの一方の
入力端に第１．第２の基準電圧を印加するＪ、ｔ？４Ｘ
！、雷、源回路と、上記コンパレータの出力を遅延する
遅延回路と、この遅延回路の出力を上記コン・Ｐレータ
の他方の入力端に帰還する帰還手段と、この帰還手段に
設けられ上記遅延回路の出力を積分する精分回路と、上
記遅延回路の出力に基づいて上記基準電源回路の出力電
圧を切換えるスイッチング手段とを具備し、上記遅延回
路の出力端から発振出力を得る如く構成したことを特徴
とする発振回路。 - （２）前記遅延回路は、一端が接地され前記コン／４’
レータの出力端にペースが接続される第１のトランジス
タと、この第１トランジスタの他端に定′６流を供給す
る第１の定電流源と、上記第１トランジスタの他端にペ
ースが接続され一端が接地される第２のトランジスタと
、この第２トランジスタの他端に定電流を供給する第２
の定電流源と、上記第１．第２トランジスタの他端間に
挿接されるコンデンサと、上記第２トランジスタの他端
側の電位を波形整形する波形整形回路とから成ることを
特徴とする特許請求の範囲第１項記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58236857A JPS60128708A (ja) | 1983-12-15 | 1983-12-15 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58236857A JPS60128708A (ja) | 1983-12-15 | 1983-12-15 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60128708A true JPS60128708A (ja) | 1985-07-09 |
Family
ID=17006827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58236857A Pending JPS60128708A (ja) | 1983-12-15 | 1983-12-15 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128708A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150218A (ja) * | 1990-10-09 | 1992-05-22 | Nec Ic Microcomput Syst Ltd | 発振回路 |
| US5478471A (en) * | 1992-05-14 | 1995-12-26 | Fujiwara; Michihiro | Sludge scraping apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5033754A (ja) * | 1973-06-01 | 1975-04-01 | ||
| JPS5850736B2 (ja) * | 1982-04-02 | 1983-11-12 | 株式会社 東京歯材社 | 咬合器 |
-
1983
- 1983-12-15 JP JP58236857A patent/JPS60128708A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5033754A (ja) * | 1973-06-01 | 1975-04-01 | ||
| JPS5850736B2 (ja) * | 1982-04-02 | 1983-11-12 | 株式会社 東京歯材社 | 咬合器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150218A (ja) * | 1990-10-09 | 1992-05-22 | Nec Ic Microcomput Syst Ltd | 発振回路 |
| US5478471A (en) * | 1992-05-14 | 1995-12-26 | Fujiwara; Michihiro | Sludge scraping apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58135121U (ja) | レベルシフト回路 | |
| US4611136A (en) | Signal delay generating circuit | |
| JPS60128708A (ja) | 発振回路 | |
| JP2707461B2 (ja) | 波形整形回路 | |
| JPH01314013A (ja) | デューティ可変回路 | |
| US4600897A (en) | Voltage-controlled oscillator of emitter-coupled astable multivibrator type | |
| JPH03283811A (ja) | レベル変換回路 | |
| JPS59163916A (ja) | リセツトパルス発生装置 | |
| JPS5921549Y2 (ja) | 単安定マルチバイブレ−タ | |
| JPH0410807A (ja) | クロック信号発生回路 | |
| JPS5929397Y2 (ja) | 単安定回路 | |
| JPS63242018A (ja) | 単安定マルチバイブレ−タ | |
| JPS6193714A (ja) | デユ−テイ変換回路 | |
| JPS5922418A (ja) | ミユ−テイング回路 | |
| JPH0113463Y2 (ja) | ||
| JPS62216522A (ja) | 単安定マルチバイブレ−タ回路 | |
| JPH0535622Y2 (ja) | ||
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPS5939119A (ja) | 単安定マルチバイブレ−タ | |
| JPS58122507A (ja) | パルス信号発生回路 | |
| JPH01106622A (ja) | 充電比較回路 | |
| JPS60172434U (ja) | 始動時誤動作防止回路 | |
| JPS5977719A (ja) | 発振器 | |
| JPH02150116A (ja) | クランプ回路 | |
| JPH0335853B2 (ja) |